数据采集系统设计说明Word文件下载.docx

1、数据采集系统的输出又称为数据的分配。数据采集系统的结构形式多种多样，用途和功能也各不相同，常见的分类方法有以下几种，根据数据采集系统的功能分类：数据收集和数据分配；根据数据采集系统适应环境分类：隔离型和非隔离型，集中式和分布式，高速、中速和低速型；根据数据采集系统的控制功能分类：智能化数据采集系统，非智能化数据采集系统；根据模拟信号的性质分类：电压信号和电流信号，高电平信号和低电平信号，单端输入（SE）和差动输入（DE），单极性和双极性；根据信号通道的结构方式分类：单通道方式，多通道方式。数据采集系统的任务，具体地说，就是采集传感器输出的模拟信号并转换成计算机能识别的数字信号，然后送入计算机，

2、根据不同的需要由计算机进行相应的计算和处理，得出所需的数据。与此同时，将计算得到的数根进行显示或打印，以便实现对某些物理量的监视从硬件力向来看，白前数据采集系统的结构形式主要有两种：一种是微型计算机数据采集系统；另一种是集散型数据采集系统。微型计算机数据采集系统是由传感器、模拟多路开关、程控放大器、采样/保持器、AD转换器、计算机及外设等部分组成。集散型数据采集系统是计算机网络技术的产物，它由若干个“数据采集站”和一台上位机及通信线路组成。数据采集站一般是由单片机数据采集装置组成。位于生产设备附近，可独立完成数据采集和预处理任务，还可将数据以数字信号的形式传送给上位机。微电子技术的一系列成就以

3、及微型计算机的广泛应用，不仅为数据采集系统的应用开拓了广阔的前景，也对数据采集技术的发展产生了深刻的影响。数据采集系统的发展趋势主要表现在以下几个方面。（1）新型快速、高分辨率的数据转换部件不断涌现，大大提高了数据采集系统的性能。（2）高性能单片机的问世和各种数字信号处理器的涌现，进一步推动了数据采集系统的广泛应用。（3）智能化传感器（Smarts nor）的发展，必将对今后数据采集系统的发展产生深远的影响。（4）与微型机配套的数据采集部件的大量问世，大大方便了数据采集系统在各个领域里应用并有利于促进数据采集系统技术的进一步发展。（5）分布式数据采集是数据采集系统发展的一个重要趋势。1.2课程

4、设计容和要求通过一个A/D转换器采样一个模拟电压，每隔一定时间去采样一次，每次相隔的时间由定时器/计数器芯片8253控制，采样的结果送入A/D转换器芯片0809，转换完成后，把转换好的数字信号送入并行接口芯片8255，然后由中断控制器向CPU发出中断请求，在CPU控制下把8225中的数字送入外设即CRT/LED显示。1.3设计工作任务及工作量的要求（1）据题目要求的指标，通过查阅有关资料，确定系统设计方案，并设计其硬件电路图。（2）画出电路原理图，分析主要模块功能及他们之间的数据传输和控制关系。（3）用protel或proteus软件绘制电路原理图。（4）软件设计，给出流程图及源代码并加注释。

5、2 设计容提要3系统总体方案3.1系统设计思路本设计的基本思路是：根据设计指标，首先从整体上规划好整个系统的功能和性能，然后再对系统进行划分，将比较复杂的系统分解为多个相对独立的子系统，特别注意对各个子系统与系统、子系统与子系统之间的接口关系进行精心设计以及技术指标的合理分解。然后再由子系统到部件、部件到具体元器件的选择和调试。各部件或子系统各自完成后再进行系统联调，直到完成总体目标。3.2系统总体框图图3-1 系统总体框图4硬件电路设计及描述4.18253芯片及工作原理4.1.1基本组成及工作原理8253部有三个计数器，分别成为计数器0、计数器1和计数器2，他们的机构完全相同。每个计数器的输

6、入和输出都决定于设置在控制寄存器中的控制字，互相之间工作完全独立。每个计数器通过三个引脚和外部联系，一个为时钟输入端CLK，一个为门控信号输入端GATE，另一个为输出端OUT。每个计数器部有一个8位的控制寄存器，还有一个16位的计数初值寄存器CR、一个计数执行部件CE和一个输出锁存器OL。执行部件实际上是一个16位的减法计数器，它的起始值就是初值寄存器的值，而初始值寄存器的值是通过程序设置的。输出锁存器的值是通过程序设置的。输出锁存器OL用来锁存计数执行部件CE的容，从而使CPU可以对此进行读操作。CR、CE和OL都是16位寄存器，但是也可以作8位寄存器来用。8253具有3个独立的计数通道，采

7、用减1计数方式。在门控信号有效时，每输入1个计数脉冲，通道作1次计数操作。当计数脉冲是已知周期的时钟信号时，计数就成为定时。本次课程设计主要使用8253的循环计时功能，采用8253的方式2，进入这种工作方式 OUT输出高电平，装入计数值n后如果GATE为高电平，则立即开始计数，OUT保持为高电平不变； 待计数值减到“1”和“0”之间， OUT将输出宽度为一个CLK周期的负脉冲，计数值为“0”时，自动重新装入计数初值n，实现循环计数，OUT将输出一定频率的负脉冲序列， 其脉冲宽度固定为一个CLK周期， 重复周期为CLK周期的n倍。如果在减“1”计数过程中，GATE变为无效（输入0电平），则暂停减

8、“1”计数，待GATE恢复有效后，从初值n开始重新计数。这样会改变输出脉冲的速率。如果在操作过程中要求改变输出脉冲的速率，CPU可在任何时候，重新写人新的计数值， 它不会影响正在进行的减“1”计数过程，而是从下一个计数操作用期开始按新的计数值改变输出脉冲的速率。4.1.28253与系统连接8253的数据线与单片机89C51的P0口连接，片选端CS经过反相器后和单片机的P2.1管脚连接，输出端口ADC0809的START及ALE管脚连接，控制着ADC0809的采样速度，与系统连接图图4-3图4-3 8253与单片机连接图4.2ADC0809部功能与引脚介绍ADC0809八位逐次逼近式AD转换器是

9、一种单片CMOS器件，包括8位模拟转换器、8通道转换开关和与微处理器兼容的控制逻辑。8路转换开关能直接连通8个单端模拟信号中的任何一个。其部结构如图4-4所示图4-4 ADC0809部结构4.2.1引脚排列及各引脚的功能图4-5 ADC0809芯片管脚图各引脚的功能如下：（1）IN0IN7：8个通道的模拟量输入端。可输入05V待转换的模拟电压。（2）D0D7：8位转换结果输出端。三态输出，D7是最高位，D0是最低位。（3）A、B、C：通道选择端。当CBA=000时，IN0输入；当CBA=111时，IN7输入。（4）ALE：地址锁存信号输入端。该信号在上升沿处把A、B、C的状态锁存到部的多路开关

10、的地址锁存器中，从而选通8路模拟信号中的某一路。（5）START：启动转换信号输入端。从START端输入一个正脉冲，其下降沿启动ADC0809开始转换。脉冲宽度应不小于100200ns。（6）EOC：转换结束信号输出端。启动A/D转换时它自动变为低电平。（7）OE：输出允许端。高电平允许输出（8）CLK：时钟输入端。ADC0809的典型时钟频率为640kHz，转换时间约为100s。（9）REF（-）、REF（+）：参考电压输入端。ADC0809的参考电压为5V。（10）VCC：供电电源端。ADC0809使用5V单一电源供电。当ALE为高电平时，通道地址输入到地址锁存器中，下降沿将地址锁存，并译

11、码。在START上升沿时，所有的部寄存器清零，在下降沿时，开始进行A/D转换，此期间START应保持低电平。在START下降沿后10us左右，转换结束信号变为低电平，EOC为低电平时，表示正在转换，为高电平时，表示转换结束。OE为低电平时，D0D7为高阻状态，OE为高电平时，允许转换结果输出。4.2.2ADC0809工作方式（1）定时传送方式：对于一种A/D转换器来说，转换时间作为一项技术指标是已知的和固定的。例如ADC0809转换时间为128s，相当于6MHz的MCS-51单片机共64个机器周期。可据此设计一个延时子程序，A/D转换启动后即调用此子程序，延迟时间一到，转换肯定已经完成了，接着

12、就可进行数据传送。 （2）查询方式：A/D转换芯片由表明转换完成的状态信号，例如ADC0809的EOC端。因此可以用查询方式，测试EOC的状态，即可确认转换是否完成，并接着进行数据传送。（3）中断方式：把表明转换完成的状态信号（EOC）作为中断请求信号，以中断方式进行数据传送。不管使用上述哪种方式，只要一旦确定转换完成，即可通过指令进行数据传送。首先送出口地址并以信号有效时，OE信号即有效，把转换数据送上数据总线，供单片机接受。4.2.3ADC0809与系统连接模拟量输入通道选择通道0，即ADD-A、ADD-B、ADD-C引脚直接接地。参考电平和供电电源选择5V。ALE和START引脚连接在一

13、起，接到8253的OUT0引脚，在8253工作方式2下，控制这0809的采样间隔时间。EOC和OE及单片机的外部中断0P3.2引脚相连，模数转换完成后，EOC引脚变成高电平，OE端允许输出，把转换结果通过D0-D7数据输出端和8255的PA口相连，与系统连接如图4-6图4-6 0809与系统连接图4.3单片机89C51的引脚图与功能介绍图4-7 单片机89C51引脚图引脚说明： VCC：电源电压GND:地P0口：P0口是一组8位漏极开路型双向I/O口，作为输出口用时，每个引脚能驱动8个TTL逻辑门电路。当对0端口写入1时，可以作为高阻抗输入端使用。当P0口访问外部程序存储器或数据存储器时，它还可设定成地址数据总线复用的形式。在这种模式下，P0口具有部上拉电阻。在Flash编程时，P0口接收指令字节，同时输出指令字节在程序校验时。程序校验时需要外接上拉电阻。P1口：P1口是一带有部上拉电阻的8位双向I/O口。P1口的输出缓冲能接受或输出4个TTL逻辑门电路。当对P1口写1时，它们被部的上拉电阻拉升为高电平，此时可以作为输入端使用。当作为输入端