1、(input clk,output 3:0 q);wire clk;/想抓取t信号进行观察(* keep = TRUE *)reg 3:0 t = 4d0;assign q =t;always(posedge clk)begint =t + 4d1;end endmodule第二部分 加入LIA核在vivado工程中,打开IP Catalog选项,找到ILA核进入ILA核的配置界面(2页)第一页在“ponent Name”可以修改例化名, 在“Number of Prober”可以修改想抓取信号的分组个数,在本例中仅观察1组信号t,在“sample Data Depth”可以修改抓取信号的深度
2、,本例选择默认值1024。其他选项保持默认值。第二页在“Probe Width”选择各分组信号的位宽,我们需要观察的t信号为4bit,这里选择4。点击OK,到此为止,ILA的配置完成第三部分 在RTL中嵌入ILA核在vivado工程的sources窗口找到刚生成的ILA核的例化代码将其复制到RTL设计中,并连接好信号ila_0 u_ila.clk (clk), .probe0 (t)ps:ILA的clk需要连接到需要观察信号的相应时钟域,在一个RTL中可以嵌入多个ILA,方便观察不同时钟域 的信号第四部分 使用vivado在线抓取信号波形1)修改完RTL后,点击Generate Bitstre
3、am生成bit文件2)开发板上电,接上JTAG下载器,然后打开open Target打开Open New Target.点击Next点击Finish点击ok,该错误是软件误报发现vivado界面的左下角的Program Device选项变亮,点击该选项,下载bit文件点击Pro. 开始下载下载完成,vivado界面发生变化打开window菜单栏,选择Debug Probes选项,界面会多出一个Debug Probes窗口将需要观察的信号t 信号“拖入”右侧的Basic Trigger Setup窗口在这个界面中可以修改触发条件(t=2),触发深度(1024),触发位置(500)等参数(类似于chipscope)点击左侧的触发开关,vivado会自动打开一个wave窗口通过放大波形,可以观察波形细节