基于Multisim的数字时钟设计同名11337Word文档格式.docx

1、oscillator,a counter,decoder anddisplay circuitaccuratelytimehoursminutessecondswithdigitaldisplay,andneedforcorrectioncircuitmakeitsaccuratework,alsocanhavefromtimekeepingfunction.Digitalexpansionofapplication,hasveryrealisticsignificance.Inthispaper,Multisim14.0basedondesignclock,is composedainteg

2、ratedcircuit,display. Keywords:,oscillators,counter,decodingdisplay , simulation第1章 概述数字钟是一种用数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播。而且与传统的机械钟相比，它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原

3、理。现在主要用各种芯片实现其功能，更加方便和准确。Multisim14.0作为一种高效的设计与仿真平台。其强大的虚拟仪器库和软件仿真功能，为电路设计提供了先进的设计理念和方法。本课题要求设计一个数字电子时钟的控制电路。该电路用于反映电路的时间显示，时钟共有六个显示屏。当电路启动时，以启动时间为初始时间，按正常时间进行计时和报时操作。当需要对时间进行调试的时候需要对时分秒三个部分都进行必要的调时工作。当时间显示为整时（即整点）时需要进行响铃提示操作。1.1设计思路经过以上所述的设计内容及要求的分析，可以将电路分为以下几部分：1.由秒时钟信号发生器、计时电路和校时电路构成电路。2.首先由开关控制电

4、路，进而对时间进行调时调分调秒操作，开关电路包括：非门，异或门，与非门，电阻，直流稳压电源。分别控制输出的接通与断开以便达到控制各芯片工作的目的。3其次将开关电路输出的信号输入到74LS160芯片分别控制显示时分秒的逐步递增。4通过级联将74LS160芯片扩展为24进制和十进制的计数器，秒和分之间，分和时之间的进制为60进制。 5.计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。6.校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时7.系统应具有整点报时功能，因此，应有译码电路将整点时间识别出来，

5、同时应有报时电路。8.系统应有定时功能，因此，应有定时输入电路和时间比较电路。9.系统应具有闹钟功能。10. 理论部分用Multisim14软件进行仿真，并且达到设计要求。1.2主要内容熟悉Multisim14.0仿真软件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用Multisim14.0仿真实现数字时钟的功能第2章 课程设计任务及要求2.1 设计任务设计一个数字时钟电路，实现显示时间、调整时间、整点报时、闹铃提醒等功能。2.2 设计要求设计数字时钟需要有六个显示屏来显示时间，根据课程设计中提出的需求，设计出的时钟电路应当满足如下要求：1.启动时

6、钟后，时钟可以进行正常的时间按秒增加；2.时钟可以正常显示信息；3.时钟的进制正常，即秒与分之间，分与时之间均为六十进制，当表示小时的部分为24时全体清零；4.时钟具备整点报时功能，即当显示时间为整点时应当有响铃提示。5.时钟具备闹铃功能，当时间达到预设时间时应当有响铃提示。第3章 系统设计3.1 方案论证根据课程设计中提到的设计要求，结合本学期课程内容及所学，本方案设计了一个“数字电子时钟控制电路”。考虑到“数字电子时钟控制电路”作为数字电子技术课程的基础实践，遂对该设计进行分析后考虑选取片选如下：四位十进制计数器74LS160，二输入与非门74LS00,二输入正与门74LS08，二输入正或

7、门74LS32，非门74LS04，四输入与或门74LS20，74LS85以及电阻、开关、蜂鸣器等。该设计方案主要通过74LS160以及该片选的级联构成所需要的进制计数器并通过各型逻辑门芯片向其他位产生进位信号，构成数字时钟的基本功能，通过74LS85进行比较完成闹铃设定功能。数字时钟电路主要由时、分、秒三部分组成，秒时钟电路主要由秒脉冲信号发生器、计数器、译码器、数码管组成，秒计数周期60s。同样分时钟电路由计数器、译码器、数码管组成，计数周期为60m，与秒时钟电路不同的是脉冲信号由秒时钟电路提供。时时钟电路采用同样的设计，计数周期为24h。3.2 系统设计根据课程设计题目要求，对该电路控制系

8、统进行一系列设计，现说明如下。3.2.1 结构框图及说明图3.2.1 数字电子钟框图说明：数字电子钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（例如北京时间）一致，故需要在电路上加上一个校时电路，同时标准的1HZ时间信号必须做到准确稳定，通常使用555定时器产生脉冲，从而得出数字电子钟的功能结构框图如图3.2.1所示。3.2.2 系统原理图及工作原理图3.2.2.1 数字电子钟执行原理流程图根据各单元电路的设计，将555定时器构成的多谐振荡器、校对电路、六十进制秒、分计数器及二十四进制时计数器、开关控制电路、译码及显示电路、整点报时电路和比较器构成的

9、闹钟电路进行整合调试得到所设计的数字电子钟控制电路的总原理图。图3.2.2.2 课设总电路图3.3单元电路设计3.3.1数字时钟秒脉冲信号的设计振荡器可由晶振组成，也可以由555与RC组成的多谐振荡器。由555定时器得到1Hz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。由555定时器构成的1Hz秒时钟信号发生器。下面的电路图产生1Hz的脉冲信号作为总电路的初输入时钟脉冲。利用555多谐振荡器，优点：555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。缺点：要精确输出1Hz脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲既不够

10、准确也不够稳定.3.3.2器件分析 74LS160分析在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS160D的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。 74LS160真值表 CLR LOAD ENP ENT CLKA B C DQA QB QC QD 0XX X X X0 0 0 01 计数同样，在输出端的

11、1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示。如12：54：30的二进制码为00010010：01010100：00110000。秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计

12、数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS160来实现时间计数单元的计数功能。3.3.3 计数器设计六十进制计数器对于74LS160计数，如图所示，秒计数电路由U1和U2俩部分组成。时计数电路由U3和U4两部分组成。秒、时电路都为六十进制计数器，个位计数单元U2为74LS160十进制计数器，当QDQCQBQA变成1010时，清零端置0，计数器的输出被置零，又从0000开始，如此重复。十位计数单元U1为6进制，当QDQCQBQA变成0110时，通过与非门把它的清零端置0，计数器的输出被置零，跳过0110到1001的状态，又从0000开始，如此就是60进制。用1HZ

13、的脉冲控制U1的计数，用U1的进位端QCC取非门控制U2的计数，保证U1的QDQCQBQA从1001跳变到0000时，提供给U2一个上升沿脉冲，实现U2的六进制计数。图3.3.3.1 六十进制计数器二十四进制计数器时计时电路与分、秒计时电路相比，首先就是触发信号来源于分计时电路的进位，其计时范围为0-23。故在前面的基础上只需修改及时范围即可。如图所示，时计数电路由U3U4当时个位计数为4，U32时，两片74LS160复零,从而构成24进制计数。图3.3.3.2 二十四进制计数器3.3.4 计时电路设计秒、分计时电路的设计秒、分计时电路计数周期为60s，触发信号由秒脉冲信号发生器提供，当计数值为59时，下一次触发信号输入时，向前进位并对计数值清零同时开始进入下一个计数周期。使用六十进制计数器组成秒、分计时