基于单片机的出租车计价器设计毕业设计说明书文档格式.docx

1、具有良好性能的计价器无论是对广大出租车司机朋友还是乘客来说都是很必要的。因此，汽车计价器的研究也是十分有一个应用价值的。现在各大中城市出租车行业都已普及自动计价器，所以计价器技术的发展已成定局。而部分小城市尚未普及，但随着城市建设日益加快，象征着城市面貌的出租车行业也将加速发展，计价器的普及也是毫无疑问的，所以未来汽车计价器的市场还是十分有潜力的。16第二章 总体方案设计2.1方案论证与比较出租车计价器是出租车营运收费的专用智能化仪表，随着电子技术的发展，出租车计价器技术也在不断进步和提高，国内出租车计价器已经经历了4个阶段的发展。从传统的全部由机械元器件组成的机械式，到半电子式即用电子线路代

2、替部分机械元器件的出租车计价器。出租车计价器计费是否正确、出租车司机是否超速才是乘客最关心的问题，而计价器营运数据的管理是否方便才是出租车司机最关注的。方案一：采用数字电路控制。其原理方框图如图 2.1所示。采用传感器件，输出脉冲信号，经过放大整形作为移位寄存器的脉冲，实现计价。 图2.1 数字电路方案考虑到这种电路过于简单，性能不够稳定，而且不能调节单价，也不能根据天气调节计费标准，电路不够实用。整体电路的规模较大，用到的器件多，造成故障率高，难调试，对于模式的切换需要用到机械开关，机械开关时间久了会造成接触不良，功能不易实现。方案二：采用单片机控制。利用单片机丰富的 I/ O端口，及其控制

3、的灵活性，实现基本的里程计价功能和价格调节、时钟显示功能。其原理如图2.2所示。 图2.2单片机控制方案通过比较以上两种方案，单片机方案有较大的活动空间，相对来说功能强大，用较少的硬件和适当的软件相互配合可以很容易的实现设计要求，且灵活性强，可以通过软件编程来完成更多的附加功能。不但能实现所要求的功能而且能在很大的程度上扩展功能，而且还可以方便的对系统进行升级，所以采用后一种方案。在过去，出租车采用机械式的计价器，用齿轮比的方式来计算出租车所跑的里程数，并由里程数来换算车费；由于机械的齿轮体积比较大，计算不是很准确，而且容易磨损，所以选用用了传感器的方式，利用传感器接收车的跑动信息，从而计算里

4、程数和车费，这样计价就会非常准确。完成此装置所需期间简单，成本也非常低，技术上也容易实现2.2单片机系统总体设计单片机采集并判断空车灯信号及路程检测传感器信号，当出租车启动时，单片机检测到霍尔传感器的脉冲信号并进行里程计算。当无乘客时，单片机调用实时时间芯片 DS1302程序和74HC164串口显示驱动程序，用LED进行时钟显示;当空车灯掰下乘客上车时：通过DS1302获取时间信息分辨白天/晚上，然后调用AT24C02程序获取白天/晚上的单价及起始价，便开始计价并显示时间、里程和金额等信息；当空车灯打上乘客下车时：等待出租车再次启动后单次金额与里程等信息清零复位，就此完成一次计价。图2.3 总

5、体设计框图2.3芯片简介本设计采用了4个芯片，分别为AT89C52、AT24C02、74HC164、DS1302。2.3.1 AT89C52图2.4 单片机引脚图AT89C52有40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中断口，3个16位可编程定时计数器，2个全双工串行通信口，2个读写口线，AT89C52可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是可反复擦写的Flash存储器可有效地降低开发成本。P0口：P0口是一组8 位漏极开路型双向I/O口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TT

6、L逻辑门电路，对端口P0写“1”时，可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。在Flash 编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。P1口：P1是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。与AT89C51不同之处是，P1.0 和P1.1 还可分别作为

7、定时/计数器2 的外部计数输入（P1.0/T2）和输入（P1.1/T2EX），Flash 编程和程序校验期间，P1接收低8 位地址。P2口：P2 是一个带有内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4 个TTL逻辑门电路。对端口P2写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。Flash 编程或校验时，P2亦接收高位地址和一些控制信号。P3口：P3口是一组带有内部上拉电阻的8位双向I/O口。P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写

8、入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3口将用上拉电阻。P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能P3口还接收一些用于Flash 闪速存储器编程和程序校验的控制信号。RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE 仍以时钟振荡频率的1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。对Flash 存储器编程期间，该引脚还用于输入编程脉冲（PROG）。MOVX和MOV

9、C指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52 由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次PSEN信号。EA/VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000HFFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。XTAL1：振荡器反相放大器的及内部时钟发生器的输入端。XTAL2：振荡器反相放大器的输出端。特

10、殊功能寄存器：在AT89C52片内存储器中，80H-FFH共128个单元为特殊功能寄存器（SFE）。2.3.2 AT24C02AT24C02是由ATMEL公司提供的，I2C总线串行EEPROM，其容量为1KB，工作电压在1.8V5.5V之间，生产工艺是CMOS工艺，其引脚如图2.5所示。图2.5 芯片引脚图各引脚功能如下：A2A0：这3个引脚是器件地址选择引脚。将这3个引脚配置成不同的编码值，在同一串行总线上最多可扩充8片同一容量或不同容量的24系列串行EEPROM芯片。SDA：串行数据输入输出口，是一个双向的漏极开路结构的引脚，容量扩展时可以将多片24系列的SDA引脚直接相连。 SCL：串行

11、移位时钟控制端。写入时上升沿起作用，读出时下降沿起作用。WP：硬件写保护控制引脚。当其为低电平时，正常写操作，高电平时，对EEPROM部分存储区域提供硬件写保护功能，即对被保护区域只能读不能写。VSS：接地。VCC：接+5V电压。2.3.3 74HC164图2.6 74HC164引脚图74HCT16是高速硅门CMOS器件，与低功耗肖特基型TTL（LSTTL）器件的引脚兼容。74HC164、74HCT164是8位边沿触发式移位寄存器，串行输入数据，然后并行输出。数据通过两个输入端（DSA 或 DSB）之一串行输入；任一输入端可以用作高电平使能端，控制另一输入端的数据输入。两个输入端或者连接在一起

12、，或者把不用的输入端接高电平，一定不要悬空。时钟 （CP）每次由低变高时，数据右移一位，输入到Q0，Q0是两个数据输入端（DSA 和 DSB）的逻辑与，它将上升时钟沿之前保持一个建立时间的长度。主复位（MR）输入端上的一个低电平将使其它所有输入端都无效，同时非同步地清除寄存器，强制所有的输出为低电平。引脚说明如表2.1表2.1 引脚功能表符号引脚说明DSA1数据输入DSBQ0Q336输出GND7地 （0 V）CP8时钟输入（低电平到高电平边沿触发）/M/R9中央复位输入（低电平有效）Q4Q71013VCC14正电源2.3.4 DS1302DS1302的引脚排列，其中Vcc1为后备电源，VCC2

13、为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大者供电。当Vcc2大于Vcc10.2V时，Vcc2给DS1302供电。当Vcc2小于Vcc1时，DS1302由Vcc1供电。X1和X2是振荡源，外接32.768kHz晶振。RST是复位/片选线，通过把RST输入驱动置高电平来启动所有的数据传送。RST输入有两种功能：首先，RST接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST提供终止单字节或多字节数据的传送手段。当RST为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中RST置为低电平，则会终止此次数据传

14、送，I/O引脚变为高阻态。上电运行时，在Vcc2.5V之前，RST必须保持低电平。只有在SCLK为低电平时，才能将RST置为高电平。I/O为串行数据输入输出端（双向）。SCLK始终是输入端。如图2.7为DS1302的引脚功能图。图 2.7 DS1302 引脚功能图DS1302控制字节的最高有效位（位7）必须是逻辑1，如果它为0，则不能把数据写入DS1302中，位6如果为0，则表示存取时钟数据，为1表示存取RAM数据；位5至位1指示操作单元的地址；最低有效位（位0）如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输出。在控制指令字输入后的下一个SCLK时钟的上升沿时，数据被写入DS1302，