计算机组成原理实验Word文档格式.docx

1、计算机工程系实验一：运算器实验实验环境PC机Win 2003emu8086proteus仿真器实验日期2021 年.10一实验容1.熟悉proteus仿真系统2.设计并验证4位算数逻辑单元的功能3.实现输入输出锁存4.实现8位算数逻辑单元二理论分析或算法分析实验原理：算术逻辑运算单元的核心是由 74LS181 构成，它可以进展二进制数的算术逻辑运算，74LS181 的各种工作方式可通过设置其控制信号来实现。当正确设置74LS181的各个控制信号，74LS181 会运算数据锁存器的数据。由于数据锁存器已经把数据锁存，只要 74LS181的控制信号不变，那么 74LS181 的输出数据也不会发生改

2、变。输出缓冲器采用 74LS245，当控制信号为低电平时，74LS245导通，把74LS181 的运算结果输出到数据总线，高电平时，74LS245 的输出为高阻。实验中所用的运算器数据通路如下图。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门（74LS245）以8芯扁平线方式和数据总线相连，运算器的2个数据输入端分别由二个锁存器（74LS273）锁存，锁存器的输入亦以8芯扁平线方式与数据总线相连，数据开关（INPUT DEVICE）用来给出参与运算的数据，经一三态门（74LS245）以8芯扁平线方式和数据总线相连，数据显示灯（BUS UNIT）已和数

3、据总线相连，用来显示数据总线容。三实现方法含实现思路、程序流程图、实验电路图和源程序列表等实现电路图：1.设计并验证4位算数逻辑单元的功能2.实现8位算数逻辑单元四实验结果分析含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等一验证了根本要求,实现了设计并验证4位算数逻辑单元、实现输入输出锁存、实现8位算数逻辑单元的功能.运行结果：图一图二：（二）思考问题：单总线，双总线和三总线构造在设计上的异同答：单总线构造：对这种构造的运算器来说，在同一时间，只能有一个操作数放在单总线上。为了把两个操作数输入到ALU，需要分两次来做，而且还需要A，B两个缓冲存放器。这种构造的主要缺点是操

4、作速度较慢。虽然在这种构造中输入数据和操作结果需要三次串行的选通操作，但它并不会对每种指令都增加很多执行时间。只有在对全都是CPU存放器中的两个操作数进展操作时，单总线构造的运算器才会造成一定的时间损失。但是由于它只控制一条总线，故控制电路比拟简单。双总线构造：在这种构造中，两个操作数同时加到ALU进展运算，只需一次操作控制，而且马上就可以得到运算结果。两条总线各自把其数据送至ALU的输入端因而必须在ALU输出端设置缓冲存放器。为此，操作的控制要分两步完成：1在ALU的两个输入端输入操作数，形成结果并送入缓冲存放器；2把结果送入目的存放器。三总线构造：在三总线构造中，ALU的两个输入端分别由两

5、条总线供应，而ALU的输出那么与第三条总线相连。这样，算术逻辑操作就可以在一步的控制之完成。另外，设置了一个总线旁路器。如果一个操作数不需要修改，而直接从总线2传送到总线3，那么可以通过控制总线旁路器把数据传出；如需要修改，那么就借助于ALU。五结论完成了本次实验要求的设计并验证4位算数逻辑单元、实现输入输出锁存、实现8位算数逻辑单元的实验容。学会了如何使用proteus仿真系统，掌握了运算器工作原理，熟悉了算术运算的运算过程以及控制这种运算的方法。实验二：存放器实验2021 .101.理解CPU运算器中存放器的作用2.设计并验证存放器组至少四个存放器3.实现更多的存放器至少8个单元电路：实验

6、中所用的存放器数据通路如下图。由74LS373组成存放器组成。存放器的输入接口用一8芯扁平线连至BUS总线接口，而存放器的输出接口用一8芯扁平线连至BUS总线接口。经CBA二进制控制开关译码产生数据输出选通信号，LDR0、LDR1、LDR2为数据写入允许信号，由二进制控制开关模拟，均为高电平有效。实验电路：1.设计并验证存放器组2.扩展成四组由于空间有限，只能实现两组一验证了根本要求,实现了设计并验证存放器组至少四个存放器、实现更多的存放器至少8个的功能.二思考问题：随着存放器的增多，电路设计的复杂度是什么比例增大在电路设计中，随着存放器的增多，电路设计的复杂程度是成倍增大的。完成了本次实验要

7、求的设计并验证存放器组至少四个存放器、实现更多的存放器至少8个的功能的实验容。学会了如何扩展多组存放器以及存放器的工作原理.明白了CPU运算器中计算器的作用：（1）可将存放器的数据执行算术及逻辑运算。（2）存于存放器的地址可用来指向存的某个位置，即寻址。（3）可以用来读写数据到电脑的周边设备。实验三：输入输出实验ISIS仿真软件2021 .11实现方法：实验1实验2实验结果分析实验四：微程序控制器实验PC机Win7proteus仿真器2021 .12根本要求：1.掌握微程序控制器工作原理2设计并实现指令的微程序片段程序查询方式是最简单、经济的I/O方式，通常接口中至少有两个存放器，一个是数据缓

8、冲存放器，即数据端口，用来存放与方式，通常接口中至少有两个存放器，一个是数据缓冲存放器，即数据端口，用来存放与CPU进展传送的数据信息；另一个是供进展传送的数据信息；另一个是供CPU查询的设备状态存放器，这个存放器由多个标志位组成，其中最重要的是“外设准备就绪标志输入或输出设备的准备就绪标志可以不是同一位。当要的是“外设准备就绪标志输入或输出设备的准备就绪标志可以不是同一位。当CPU得到这位标志后就进展判断，以决定下一步是继续循环等待还是进展得到这位标志后就进展判断，以决定下一步是继续循环等待还是进展I/O传送。实验电路图将数据送入锁存器:CPU从锁存器中读取数据：准备读取下一个数据：过程分析

9、：在输入设备准备好数据时，发出一个选通信号KEY-BUS，将数据通过总线接收器74LS245送入总线，然后通过总线把数据传送到锁存器74LS373图中的U2，同时将D触发器U3:B的Q输出端置为1即灯READ_NEXT亮，表示接口中已经有数据即准备就绪。CPU要从外设输入数据时，先执行输入指令读取状态字，如READ_NEXT=1，再执行输入指令从锁存器中读取数据，同时把DE_C2D置为1，表示可以准备从外设接收下一个数据；如果READ_NEXT=0；那么踏步等待，直至READ_NEXT=1为止。通过本次实验，我掌握了程序查询的根本思想以及工作流程。通过仿真电路，虽然实验中遇到问题，但在教师和同

10、学的帮助下，最终还是实现了程序查询方式的输入接口和输出接口的工作流程仿真，完成了本次实验。实验五：微程序设计实验PC机Win 2003proteus仿真器1.了解微程序执行过程2.设计并实现指令的微程序执行过程3.分析取指过程与微地址的关系二、理论分析或算法分析1、微程序的设计理论分析或算法分析 微地址显示灯显示的是后续微地址，而26位显示灯显示的是当前微单元的二进制控制位。 微控制代码输出锁存器273（0-2）、175及后续微地址输出锁存器M7M2（74LS74）。 CK0、CK1、CK2、CK3为微控制器微代码锁存输出控制位。 T2为后续微地址输出锁存控制位，在模型机运行状态有效。 微控制

11、程序存贮器（6116）片选端CS0、CS1、CS2、CS3受控于管理CPU（89C52）。 微控制程序存贮器（6116）读、写端OE、WE均受控于管理CPU（89C52）。 SE5SE0是指令译码的输入端，通过译码器确定相应机器指令的微代码入口地址。 4片245在CPU管理下产生装载微代码程序所需的四路8位数据总线及低5位地址线。 管理CPU（89C52）及大规模可编程逻辑器件MACH128N是系统的指挥与控制中心。这种方式的特点是微程序控制部件中的微地址中的微地址产生线路主要是微地址计数器MPC，MPC的初值由微程序首址形成线路根据指令操作码编码形成，在微程序执行过程中该计数器增量计数，产生

12、下一条微指令地址。这使得微指令格式中可以不设置“下地址场，缩短了微指令长度，也使微程序控制部件构造较简单。但微程序必须存放在控存假设干连续单元中。2）断定方式微程序控制部件示意图微指令中设有“下地址场，他指出下条微指令的地址，这使一条指令的微程序中的微指令在控存中不一定要连续存放。在微程序执行过程中。微程序控制部件中的微地址形成电路直接承受微指令下地址场信息来产生下条微指令地址，微程序的首址也由此微地址形成线路根据指令操作码产生三、实现方法含实现思路、程序流程图、实验电路图和源程序列表等将全部微程序微指令格式变址的二进制代码表一验证了根本要求,实现了设计并实现指令的微程序执行过程、分析取指过程与微地址的关系的功能.完成了本次实验要求的设计并实现指令的微程序执行过程、分析取指过程与微地址的关系的容，并了解微程序执行过程，微程序即实现程序的一种手段，具体就是将一条机器指令编写成一段微程序。每一个微程序包含假设干条微指令，每一条微指令对应一条或多条微操作。在有微程序的系统中，CPU部有一个控制存储器,用于存放各种机器指令对应的微程序段。当CPU执行机器指令时，会在控制存储器里寻找与该机器指令对应的微程序，取出相应的微指令来控制执行各个微操作，从而完成该程序语句的功能。