eda数字逻辑乒乓球比赛游戏机Word文档格式.docx

1、指导教师职称总体设计要求和技术要点1.任务及要求：（1） 设计一个由甲、乙双方参赛，有裁判的3人乒乓球游戏机。（2） 用8个LED排成一条直线，以中点为界，两边各代表参赛双方的位置，其中一只点亮的LED指示球的当前位置，点亮的LED依此从左到右，或从右到左，其移动的速度应能调节。（3） 当“球”（点亮的那只LED）运动到某方的最后一位时，参赛者应能果断地按下位于自己一方的按钮开关，即表示启动球拍击球。若击中，则球向相反方向移动；若未击中，则对方得1分。（4） 一方得分时，电路自动响铃3秒，这期间发球无效，等铃声停止后方能继续比赛。（5） 设置自动记分电路，甲、乙双方各用2位数码管进行记分显示，

2、每计满21分为1局。（6） 甲、乙双方各设一个发光二极管，表示拥有发球权，每隔5次自动交换发球权，拥有发球权的一方发球才有效。（7） 按湖南涉外经济学院课程设计管理办法要求提交课程设计报告。工作内容及时间进度安排第17周：周1-周3 ：立题、论证方案设计周4-周5 ：预答辩第18周：仿真实验8验收答辩课程设计成果1与设计内容对应的软件程序2课程设计总结报告摘要 乒乓球运动是一项受大众非常喜爱的运动,它是一项集健身性，竞技性和娱乐性为一体的运动。乒乓球是一项非常受大众喜欢的运动，几十年来，乒乓球运动在中国迅速兴起，很重要的原因就是对客观条件要求不高，随时随处就能玩起来。乒乓球运动越来越多地被作为

3、增强智力、提高工作效率以及保健、医疗和康复的极佳手段而引起各方面的重视。如今，人们生活太忙碌，很多的人只能通过网络来玩乒乓球游戏，而乒乓球游戏机正好解决了人们的困扰。它简单易行，只要简简单单几个手指的操作就能达到同样娱乐跟锻炼的效果。关键字：数显；频率；分频；计数器；状态机；目录一、总体设计思想11基本原理2二、设计步骤与调试过程21总体设计电路22模块设计与模块程序33.仿真结果分析12三、结论与心得13四、参考文献13一、总体设计思想1.基本原理用8个（或更多个）LED排成一条直线，以中点为界，两边各代表参赛双方的位置，其中一只点亮的LED指示球的当前位置，点亮的LED依此从左到右，或从右

4、到左，其移动的速度应能调节。当“球”（点亮的那只LED）运动到某方的最后一位时，参赛者应能果断地按下位于自己一方的按钮开关，即表示启动球拍击球。一方得分时，电路自动响铃3秒，这期间发球无效，等铃声停止后方能继续比赛。设置自动记分电路，甲、乙双方各用2位数码管进行记分显示，每计满21分为1局。甲、乙双方各设一个发光二极管，表示拥有发球权，每隔5次自动交换发球权，拥有发球权的一方发球才有效。2.设计框图 1.1设计流程图二、设计步骤和调试过程1、总体设计电路用8个发光二极管代表乒乓球台，在游戏机的两侧设置两个开关，一个是发球开关，一个是击球开关，甲方按动发球开关时，靠近甲方的第一盏灯亮，然后发光二

5、极管由甲向乙依次点亮，代表乒乓球在移动。当球过网后，乙方就可击球。若乙方提前击球或没击中球，则判乙方失分，甲方自动加分，重新发球比赛继续进行到一方记分到21分，该局结束，记分牌清零，可以开始新的一局比赛。使用VHDL进行电路系统设计，利用PLD来实现控制器的硬件电路1.2乒乓游戏机的电路框图2、模块设计和相应模块程序系统各功能模块的实现1、 模块SEL的实现library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sel isport（clk:in std_logic;sell:out std

6、_logic_vector（2 downto 0）;end sel;architecture sel_arc of sel isbeginprocess（clk）variable tmp:std_logic_vector（2 downto 0）;if（clkevent and clk=1）thenif（tmp=000tmp:=001;elsif tmp=then100101end if;sell=tmp;end process;end sel_arc;2、模块CORNA的实现LIBRARY IEEE;entity coma isport（clr,af,aj,bf,bj,clk: shift:o

7、ut std_logic_vector（7 downto 0）; ah,al,bh,bl:out std_logic_vector（3 downto 0）;end coma;architecture com_arc of coma is signal amark,bmark:integer;begin process（clr,clk）variable a,b:std_logic;variable she:std_logic_vector（7 downto 0）; if clr=0 a:= b: she:00000000 amark=0; bmark8 then if bj=amark+1; else &she（7 downto 1）; end if; elsif she=0 then else if she16 and she/=0 then if aj=bmark+1;=she（6 downto 0）& elsif she=0 then al=ala; bl=bla; ah=aha; bhq=d3;end case;end ch41_arc;4、模块DISPA的实现entity dispa is port（d: q:ou