级计算机构成道理Word格式.docx

1、（1）链式查询：仅用两根线，对电路故障敏感，优先权固定（2）计数器定时查询：用Log2n 优先权可变（3）独立请求方式：用2n根线，响应速度快，优先次序控制灵活5.总线周期：完成一次总线操作的时间 四阶段（申请，寻址，传数，结束）6.同步通信：双方由统一的时标控制优点：规定明确，统一，简单 缺点：强制性同步，必须按最慢速度来设计公共时钟，影响总线工作效率适用于总线长度短异步通信：没有公共时钟标准，采用应答方式三种应答方式：不互锁，半互锁，全互锁7异步串行的约定字符格式一个起始位（低电平），5-8个数据位，一个奇偶校验位，1或1.5或2个终止位8.波特率 比特率的计算9.半同步通信：有统一的时钟

2、标准，加入WAIT ，响应信号线第四章1.存储器的分类2.金字塔图3.两个层次结构，三级存储系统（缓存 主存 辅存）缓存-主存层次：主要解决CPU和主存速度不匹配问题主存-辅存层次：主要解决存储系统的容量问题4.按字节寻址 按字寻址5.存储器带宽的计算6.半导体材存储芯片译码驱动方式（1）线选法，结构简单，适用于容量不大的存储芯片（2）重合法，适用于大容量的存储空间7.动静态RAM的特性对比DRAMSRAM存储原理电容触发器集成度高低芯片引脚少多功耗小大价格速度慢快刷新有无8.ROM在程序执行过程中只能做读操作并不意味着ROM不能做写操作9.存储器与CPU的连接8.提高访存速度（1）单体多字系

3、统 改变存取周期 增加存储器带宽（2）多提并行系统 a低位交叉，在不改变模块存取周期的前提下，提高存储器带宽；个体轮流编址b高位交叉 顺序编制9.存取周期T的计算10.缓存 基本结构图11.cache命中率的影响因素容量 块长 地址映射方法12.cache读写操作写操作时间就是访问cache的时间写直达法：写操作时数据既写入cache由写入主存写回法：写操作时只把数据写入cache，而不写入主存，当cache数据被替换出去时才写回主存13.cache的结构主存指令和数据放在一起，采用统一cache，分开存放时，采用分立cache当CPU采用超前控制的某种并行处理技术，采用分立cache14.映

4、射方式（1）直接映射 实现简单 缺点：不够灵活（2）全相联映射优：灵活性强 缺：成本较高（3）组相联映射第五章1.输入输出系统的组成（1）I/O软件：a.I/O指令，CPU指令的一部分b.通道指令：通道自身的指令指出数组的首地址，传送字数，操作命令 （2） I/O硬件 a.设备 I/O借口 b.设备 设备控制器，通道2. I/O设备两种编址方式的优缺点（1）统一编制：将I/O地址看作是存储器地址的一部分 占用存储空间，减少了主存容量，但无须专用的I/O指令（2）不统一编制：I/O地址和存储器地址是分开的 不占用主存空间，不影响主存容量，但需设I/O专用指令3. I/O设备与主机信息传送的控制方

5、式（1）程序查询方式（2）程序中断方式（3）DMA方式4. I/O接口的功能（1）选址功能（2）传送命令的功能（3）传送数据的功能（4）反映I/O设备工作状态的功能5. I/O接口的类型（1）按数据传送方式分类：a.并行 Intel 8255 b.串行 Intel 8251（2）按功能选择的灵活性分 a.可编程 b不可编程（3）按通用性分 a.通用接口 b.专用接口（4）按数据传送的控制方式分 a.中断接口 b.DMA接口6.中断的排队入口地址：a.由软件产生：通过编写查询程序实现 b.硬件向量法：由硬件产生向量地址，再向量地址找到入口地址7.中断响应条件和时间（1）条件：允许中断触发器：EI

6、NT=1 用开中断指令将EINT 置0 用关中断指令将EINT置0或硬件自动复位（2）时间：当D=1随机且MASK=0时 在每条指令执行阶段的结束前 CPU发中断查询信号（将INTR置1）8.中断服务程序流程（1）保护现场 a.程序断点的保护:中断隐指令完成 b.寄存器内容的保护：进栈指令（2）中断服务：对不同的I/O设备具有不同内容的设备服务（3）回复现场：出栈指令（4）中断返回：中断返回指令9.单重中断和多重中断（1）单重：不允许中断现行的中断服务程序 多重：允许级别更高的中断源中断现行的中断服务程序（2）服务流程 PPT 5-34 P20110.对DMA工作方式的理解11.程序中断方式和

7、DMA方式的比较中断方式DMA方式数据传递程序硬件响应时间指令执行结束存取周期结束处理异常情况能不能中断请求传送数据后处理优先级第六章1.已知机器字长，写出有符号数和无关符号数表示范围原码-补码-反码 相互转换2.定点小数-补码表示范围有无符号的表示范围如果XXX代表0用哪种码制？移码 P2253.正数补码与质数补码的关系4.移码直接判断大小阶码用移码表示尾数用补码表示5浮点表示 浮点数的一般形式浮点数规格化数的表示6.阶码的位数影响表示范围尾数位数影响表示精确7.溢出的判断上溢-溢出中断下溢-机器0输出8、给定机器字长，写出浮点数（规格化）的表示范围9.浮点数规格化的方法10.浮点数机器零判

8、断11.算数移位规则为补码12定点数、浮点数的加减运算最高位符号位代表真正符号位双符号相同-不溢出双符号不相同-溢出（10、01）第七章1.指令必须有操作码，字长，周期都不是固定值2. 指令字长=存储字长3.寻址方式：（1）指令寻址：分为顺序 跳跃 （2）数据寻址：立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、寄存器间接寻址、基址寻址、变址寻址、相对寻址、堆栈寻址复杂寻址优点：扩大寻址范围，缩短指令字长、提高编程灵活性PPT 7.3 P318-7.2 P319-7.34.RISC技术 PPT-40 CISC 主要特征5.课后习题 例6 P225第八章1. 运算器和控制器的功能 组成 P3

9、37功能-运算器：算术运算，逻辑运算控制器：指令控制，标准控制，时间控制，处理终端，数据加工组成-运算器：以ALU为核心以及其他寄存器CU核心外加IR和PC2. CPU结构框图 3. 中断系统/CPU内部中断寄存器目的：用来协助完成中断4. 用户可见的寄存器：通用寄存器，数据寄存器，地址寄存器，条件码寄存器 用户不可见寄存器：MA、MDR、PC、IR5. 指令周期的概念CPU每取出并执行一条指令所需的全部时间。指令周期分为：取址周期（取指令和分析指令），执行周期（取指令数和完成指令操作）指令周期可能包涵的四个子周期：取址周期，间址周期，执行周期，中断周期。这四个周期并成CPU的四个工作周期。6

10、.围绕CPU内部结构有效划出四个周期，信息流图（围绕十条指令）7.什么是流水线技术8. 影响流水线性能的因素 P349三个相关：（1）结构相关（结构相关是指当指令在重叠执行过程中，不同指令征用同一功能部件产生资源冲突时产生的） （2）数据相关（数据相关是流水线中的各条指令因素重叠，可能改变对操作数的读写访问顺序，从而导致了数据相关冲突）（3）控制相关（主要由转移指令引起）9.什么是吞吐率10.掌握流水线多发技术：a超标量技术 b超流水线技术 c超长指令字技术 P35611.理想情况的解释：流水线连续稳定流水，不发生断流和停顿 12.中断系统解决的七个问题 P359比如 a.CPU什么条件响应中

11、断（外部中断请求且系统允许情况下 响应时间：当前指令执行周期结束）b.保护现场的步骤：（1）断点保护（中断隐指令 硬件） （2）寄存器内容保护（程序员编程 中断服务程序一开始）13.终端服务程序入口地址行踪 （1）硬件-中断向量地址部件，形成中断向量地址，而后根据中断向量地址，查询中断向量表，获取中断向量 （2）软件-通过执行中断识别程序，获得中断服务程序入口地址14.中断服务程序四步保护现场-中断服务-恢复现场-中断反馈15 中断时中断隐指令自动完成三件事（1） 断点保护（2）关中断（3）形成中断向量地址并把它送给PC16. 中断屏蔽技术 P36517.采用中断屏蔽技术关键点，中断屏蔽字的设

12、计第八章例题 P369-例8.2-表8.9-图8.37；图8.35-表-8.818.如何通过识别新的屏蔽字改变原有中断处理顺序，设置完新的屏蔽字，画出CPU执行程序的轨迹19.采用中断屏蔽技术，新的屏蔽字识别在什么位置（保护现场之后，开中断之前）第九章1. 指令周期，四个工作周期的微操作命令（取址、间址、中断、执行）P382 & P383例题2.已知某指令、取址方式，围绕CPU结构，写出信息流程图和相应控制信号3.微操作命令分析，CPU内信息流动图？4.机器周期-指令周期-概念机器周期可以看作是所有指令执行过程中的一个基准时间指令周期5.机器周期、指令周期、时钟周期三者之间的关系一个指令周期包

13、括若干个机器周期，一个机器周期又包含若干个时钟周期6影响计算机速度的因素 P387-9.3计算机的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。此外，计算机的运行速度还和很多其它因素有关，比如：主存的运行速度、机器是否配有Cache、总线的数据传输率、硬盘的运行速度以及机器是否采用流水技术等7.产生不同微操作命令序列所用的时序控制方法（1）同步控制方式（定长机器周期、不定长机器周期、中央控制和局部控制相结合的方法）（2）异步控制方式 （3）联合控制方式（4）人工控制方式（Reset键、连续或单条执行转换开关、符合停机开关）第十章1两种设计方法-四个工作周期的微操作-节拍安排 2组合逻辑设计方法-优缺点优点:简单明了，响应速度快缺点:控制单元控制线路庞杂，不利于控制单元调试和修改，一旦指令系统要扩展指令或删除相应指令，控制单元要全部推翻之前设计组合逻辑主要用于RISC系统，主要因为线路少，不至于导致某个单元线路过于复杂，同时满足速度性能上的追求3微程序设计层次关系（程序-机器指令；微程