xxx芯片详细设计模板.docx

1、xxx芯片详细设计模板项目名称XXX芯片详细设计文件编号 xxxx修订 1.1版本记录：版本日期修改者修订内容1.02010-6-22安丰军创建此文件1.12010-7-13安丰军根据评审结果修改1XXX芯片简介简要介绍一下芯片研发的背景、使用环境、芯片类型等。1.1XXX芯片的一级模块划分 简要介绍一下芯片划分为几个一级模块，每个一级模块的名称、主要功能等。1.2XXX芯片的内部功能模块结构图给出芯片的结构框图，至少细化至一级模块，并标注主要信号。例如图 11 RF_FPGASX50T芯片内部模块结构图2一级模块一2.1功能描述简要介绍一下该一级的主要功能；2.2接口说明表 21 一级模块一

2、信号定义信号名称位宽类型说明外部接口clk_11INPUT外部输入时钟1clk_21INPUT外部输入时钟2rst_11INPUT外部复位信号1interface1_sig_11INPUT外部信号1Interface2_sig_11OUTPUT外部信号2内部接口inner_sig_11INPUT内部信号1inner_sig_21OUTPUT内部信号2注意信号名称定义要符合FPGA编码规范，按照不同的组别进行信号分类。2.3实现说明介绍一下该一级模块划分为几个二级模块，每个二级模块的名称、主要功能等，给出该一级模块的结构框图，至少细化至二级模块。例如图21 接收链路信号处理模块框图2.3.1二级

3、模块一：介绍一下该二级模块的具体实现，包括相关寄存器设置说明。例如表22 ADC检波控制相关寄存器表地址寄存器名称寄存器格式描述功能描述0x184adc_op_ctlBIT1BIT0，Others RsvBIT0：0-1启动写ADC检波器读操作；BIT1：ADC检波器读状态，0空闲，1忙状态；0x188adc_valueBIT15BIT0检波器功率值二级模块接口定义。例如表23 my_power_detector接口定义信号名称位宽类型说明clk1INPUT时钟输入信号，clk_33m_inrst1INPUT复位信号，rst_33m_instart1INPUT功率检波启动信号sclk1OUTP

4、UTADC7680 SPI口时钟输出sdin1INPUTADC7680 SPI口数据输入power_data16OUTPUT功率检波反馈功率值power_data_vld1OUTPUT功率检波反馈功率值有效sync1OUTPUTADC7680 SPI口片选输出注意信号名称定义要符合FPGA编码规范，按照不同的组别进行信号分类。二级模块实现具体说明，包括但不限于伪码、流程图、状态机转移图、时序图、重要IP参数配置、滤波器系数等。例如图22 检波控制模块主要信号时序图表24 2x，15-taps滤波器系数A0A1A2A3A4A5A6A7A14A13A12A11A10A9A8FEC9000003EB

5、0000F56A000027A84000二级模块资源使用情况预估。例如发射链路的所有用IPcore实现的滤波器都可以从IPcore的资源评估中得取，共计DSP48E共计24个，而3x滤波器消耗DSP48E13个，IQ两路共计26个，所以发射链路消耗50个DSP48E。如果该二级模块下还有三级、四级模块，按照同样的原则表述，最多只表述到四级模块。2.3.2二级模块二：同二级模块一。2.4表项/寄存器设置一级模块一的表项/寄存器说明等。2.5重要资源使用情况说明一级模块一的资源使用情况估计，包括但不限于reg、BRAM、乘法器、时钟资源等。3一级模块二同一级模块一。4参考资料XXX芯片设计过程中涉及到的参考资料，需要有名称/作者/版本等。5附录一：XXXXXXX芯片设计需要特殊说明的环节or寄存器附表等。