计算机体系结构考试题目及参考答案Word文档格式.docx

1、从处理数据的角度，并行性等级从低到高可以分为： （1） 字串位串：同时只对一个字的一位进行处理。 （2） 字串位并：同时对一个字的全部位进行处理。 （3） 字并位串：同时对许多字的同一位（称位片）进行处理。 （4） 全并行：同时对许多字的全部或部分位进行处理。2、简述：1）计算机体系结构、计算机组成、计算机实现的研究内容；2）这三者之间的关系（要求附图说明）与系列机的定义。（书P4）1）计算机体系结构包括：计算机指令系统，计算机组成，和计算机硬件（实现）计算机组成：计算机系统中各个功能部件及连接的设计；计算机实现：包括逻辑设计，集成电路工艺，封装等。三个不同的概念，具有层次关系 同一种体系结构

2、定义下有多种组成方案，同一种组成方案下又有多种实现方法在同一体系结构下，采用不同的计算机组成和实现，生产出一系列性能不同而软件兼容的机器，满足不同用户需求 系列机1）程序局部性原理；2）程序局部性原理在多级存储体系中的应用。1）程序局部性原理包括时间局部性和空间局部性时间局部性：如果被访问过的存储器地址在较短时间内被再次访问，则程序具有良好的时间局部性。在一定的时间内，重复访问同一个地址的次数越多，时间局部性越好。空间局部性：如果程序访问某个存储器地址后，又在较短时间内访问临近的存储器地址，则程序具有良好的空间局部性。两次访问的地址越接近，空间局部性越好。 2）多级存储体系：寄存器，cache

3、，RAM,辅助存储。由于容量越大，存储速度越慢；速度越快，单位容量的价格越昂贵；由于程序的局部性原理，只要将一部分运行的程序调入内存，把经常要用的放入cache来提高程序的运行速度，和节约成本。4、简述提高存储器带宽的主要途径。简述：1）存储系统性能评价的关键指标，2）提高存储系统性能的基本途径。1）（书P196-200）增加存储器宽度，多提交叉存储器，独立存储体。关键指标是存储容量、访问时间、存储周期和价格。2） 5、超长字存储方案单缓冲结构图（读写）及工作原理简述。（1）访问地址中的“行地址”与行地址寄存器比较；（2）如果比较“=”，则用访问“行内地址”通过多路分配器/选择器对缓冲行的对应

4、单元进行读/写，如果写入则设置修改标志位，操作结束（3）如果比较“”，则先将行缓冲中的已修改数据写回存储体，即根据修改标志启动对应存储体，用关联行地址写入修改单元内容（4）用访问“行地址”启动存储体（整体），读出访问行打入行缓冲，并清除全部修改标志位；（5）如果读操作，则用访问“行内地址”通过多路分配器/选择器读出缓冲行的对应单元输出到数据总线，转（7）刷新行地址寄存器，结束（6）如果写操作，则用访问“行内地址”通过多路分配器/选择器对缓冲行的对应单元写入总线数据，并设置修改标志位；（7）用访问行地址刷新行地址寄存器，操作结束6、超长字存储方案双缓冲结构图（读出）及工作原理简述。7、简述虚拟存

5、储器中的两级地址变换过程（要求附图说明）与地址变换的加速方法。地址变换加速的方法：利用程序局部性原理，将最近几次页面地址变换结果（虚页号-实业号）放入TLB表中，可以压缩地址变换级数（PPT2.32）；8、简述4路组相联Cache的工作机制，并画出（读出）逻辑结构图。1.从用组号=地址 /组数得到组号2.将该组的所有行标志（高地址）与给出的标志比较3.如果相等则通过选择器读出对应的要访问的地址内的数据送上数据总线4.如果不相等，则从主存中读取数据，并更新该组中的某一行。9、简述2路组相联Cache的工作机制，并画出（读写）逻辑结构图。1. 从用组号=地址 /组数得到组号2. 将该组的所有行标志

6、（高地址）与给出的标志比较3. 如果相等则通过选择器读出对应的要访问的地址内的数据送上数据总线，或通过分配器写入到对应的字节中去。4. 如果不相等，则从主存中读取数或直接写入内存，并更新该组中的某一行。10、简述Cache的三种典型（映象）结构及其特点（附地址划分及引用图说明）。 书上说的很详细（P158），图也有1.直接相联：内存中的实地址只可以映射到cache中一个地址中去，如（j=i mod m）：2. 全相联：主存块可以映射到cache块位置的任意位置， 3，组相联：主存块可以映射到cache中唯一组的任何一个位置。11、简述实地址Cache在虚拟存储器中的工作过程及其加速过程。12、

7、简述虚地址Cache在虚拟存储器中的工作过程及其加速过程。虚拟cache中存储的是虚拟地址，可以直接通过虚拟地址访问对应的存储单元，免去了地址转换的时间。过程：1.通过虚地址访问cache，如果命中则获得数据完成操作2.如果虚地址未命中，则启动TLB获得实地址查找主存并刷新cache3.如果TLB未命中则通过两级变换获得实地址，从虚拟存储器中获取数据，将数据写入主存，并刷新TLB和cache13、简述影响流水线性能的主要因素，并举例说明流水线的阻塞情况以及提高流水线吞吐率的主要途径。影响流水线性能的主要因素：1 指令长度不均一假设一个基本的流水段周期等于存贮器的访问周期 如果一条指令的执行过程

8、中，取指令IN占2个周期，取操作数占2个周期，进入流水线后，下一条指令的执行就要在流水线入口处和流水线内部推迟执行措施：简化指令系统，使指令格式简单规格化、指令执行的各阶段的周期数统一 流水段操作时间不均一流水线段细分和采取并行重叠结构 转移相关 下一条指令的地址依赖于上一条指令（转移）的执行结果 措施：尽早判断出分支转移是否成功，以及分支转移的PC值 预测分支失败法，预测分支成功，延迟分支 数据相关 数据相关指流水线中下一条指令的操作数依赖于上一条指令的执行结果14、简述：流水段细分的目的与流水段细分的类型，并举例说明流水线细分的目的是消除指令执行长度不一的瓶颈，提高流水线的输出率和流水线的

9、效率。类型有:15、简述指令流水线中寄存器变名的作用，并举例说明。16、简述内部定向与动态执行技术。指令在执行过程中，由于数据相关性影响，预留表结构引起的流水线内部功能冲突，转移相关，及目标地址预测不准确，降低了流水线执行的速度。通过寄存器变名，和保留栈来乱序执行，消除互锁。17、简述数据驱动机制及其在流水线中的应用。数据驱动机制:数据流机采用数据驱动方式工作，其工作原理与传统的冯诺依曼机根本不同：它的指令不是在中央控制器的控制下顺序执行，而是在数据的可用性控制下并行执行。可归纳为两点：当指令所需的数据可用时，该指令才可执行（指令的执行不受其它控制条件的约束，只要它所需的操作数齐备并且可用时即

10、可同时执行操作结果不受指令执行顺序的影响这是数据流机所特有的指令操作异步性和操作结果确定性）（2）任何操作都是纯函数操作（在数据流计算机中没有变量概念，也不设置状态，在指令之间直接传送数据（传值）因此，操作结果不产生副作用（side effect），不改变机器状态，从而具有纯函数的特点）在流水线中的应用：（1）串行控制流模型（传统的冯诺依曼机中采用）（2）并行控制流模型（并行多处理机系统中采用）两者的根本区别在于：程序的表示方法中对计算顺序的控制方法不同例如，要计算一算术表达式：x =（a + b）*（a - c）18、简述RISC处理器的技术优势。 适应流水线处理和减少指令译码延迟:需要简化

11、指令格式和压缩指令条数，采用统一的指令格式 RISC思想适合VLSI技术:简化指令系统可以简化指令译码和控制器的结构，节省芯片面积，用于制作寄存器堆和在片Cache，减少处理机与主存之间的信息流量 RISC设计技术中，十分重视指令流的统计分析和软硬件相结合的优化编译技术19、假设功能A通过一 4段流水线S1、S2、S3、S4实现，流水线预留表如下所示，试设计一种单功能流水线控制器，避免发生流水线冲突。T1T2T3T4T5T6T7T8S1XS2S3S420、N叉树深度优先搜索机制与算法。1） 将根节点压入栈（初始化），比较与搜索目标是否相同，如果相同则结束2） 将栈顶节点作为新的父节点并出栈，如

12、果栈空且父节点没有子节点则结束3） 如果父节点有子节点，将其子节点入栈，在入栈同时检测是否与目标相同，如果相同则查找结束4） 返回2）21、N叉树广度优先搜索机制与算法。1） 将根节点压入队列，比较跟节点是否与目标相同，如果相同则结束2）将队列第一个节点作为父节点并出队，如果队列为空且父节点没有自己点，则结束3）将父节点的所有子节点压入队列，将入队节点与目标节点比较，如果相同，则结束4）返回2）22、一般图的深度优先搜索机制与算法（路径搜索）。1）将起始节点压入堆栈，将其前节点指针设置为自己，比较起始节点是否与目标相同，如果相同则结束2）将栈顶节点作为父节点并出栈，如果栈为空，且没有前节点指针为空的节点，则结束，表示没找到3）将父节点所前节点指针为空的相邻节点入栈，入栈时比较是否与目标节点相同，如果相同则结束，通过不断访问其前指针找到路径。23、一般图的广度优先搜索机制与算法（路径搜索）。1）将起始节点压入队列，将其前节点指针设置为自己，比较起始节点是否与目标相同，如果相同则结束2）将队首节点作为父节点并出队，如果队列为空，且没有前节点指针为空的节点，则结束，表示没有找到3）将父节点所前节点指针为空的相邻节点压入队列，入队时比较是否与目标节点相同，如果相同则结束，通过不断访问其前指针找到路径。 （注：可编辑下载，若有不当之处，请指正，谢谢!）