ImageVerifierCode 换一换
格式:DOCX , 页数:14 ,大小:240.14KB ,
资源ID:13254676      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/13254676.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(Multisim数电仿真半加器和全加器Word格式文档下载.docx)为本站会员(b****0)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

Multisim数电仿真半加器和全加器Word格式文档下载.docx

1、图3.5.11.写输出函数Y的逻辑表达式:.3.5.1.3.5.2.3.5.32.进行化简:.3.5.4.3.5.5 .3.5.63. 列真值表:表3.5.1:A B C DY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 114.功能说明:逻辑图是一个检奇电路。输入变量的取值中,有奇数个1 则有输出,否则无输出。组合电路的设计目的就是根据实际的逻辑问题,通过写出它的真值表和逻辑函数表达式,最终找到实现这个逻辑电路的器件,

2、将它们组成最简单的逻辑电路。图3.5.3(2). 打开仿真开关,根据表3.5.3改变输入数据进行实验,并将结果填入表内。表3.5.3:输入输出0 00 11 01 12. 测试全加器的逻辑功能:(1). 从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中“ CMOS”库中调出或门4071BD_5V、与门4081BD_5V;从“TTL”库中调出异或门74LS86D,组成仿真电路如图3.5.4所示。图3.5.4(2). 打开仿真开关,根据表3.5.4输入情况实验,并将结果填入表内。表3.5.4:输入输出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13

3、. 用逻辑分析仪观察全加器波形:(1). 先关闭仿真开关,在图3.5.4中删除除集成电路以外的其它元件。(2). 点击电仿真软件Multisim7基本界面右侧虚拟仪器工具条中的“Word Generator”按钮,如图3.5.5(左图)所示,调出字信号发生器图标(右图)“XWG1”,将它放置在电子平台上。图3.5.5(3). 再点击虚拟仪器工具条中的“Logic Analyzer” 按钮,如图3.5.6(左图)所示,调出逻辑分析仪图标(右图)“XLA1”,将它放置在电子平台上。图3.5.6(4). 连好仿真电路如图3.5.7所示。图3.5.7(5). 双击字信号发生器图标“XWG1”,将打开它

4、的放大面板如图3.5.8所示。它是一台能产生32位(路)同步逻辑信号的仪表。按下放大面板的“Controls”栏的“Cycle”按钮,表示字信号发生器在设置好的初始值和终止值之间周而复始地输出信号;单选“Display”栏下的“Hex”表示信号以十六进制显示;“Trigger”栏用于选择触发的方式;“Frequency”栏用于设置信号的频率。图3.5.8(6). 按下“Controls”栏的“Set”按钮,将弹出对话框如图3.5.9所示。单选“Display Type”栏下的16进制“Hex”,再在设置缓冲区大小“Buffer Size”输入“000B”即十六进制的“11”,如图中鼠标手指所示

5、,然后点击对话框右上角“Accept”回到放大面板。图3.5.9(7). 点击放大面板右边8位字信号编辑区进行逐行编辑,从上至下在栏中输入十六进制的000000000000000A共11条8位字信号,编辑好的11条8位字信号如图3.5.10所示,最后关闭放大面板。图3.5.10(8). 打开仿真开关,双击逻辑分析仪图标“XLA1”,将出现逻辑分析仪放大面板如图3.5.11所示。将面板上“Clock”框下“Clock/Div”栏输入12,再点击面板左下角”Reverse”按钮使屏幕变白,稍等扫描片刻,然后关闭仿真开关。将逻辑分析仪面板屏幕下方的滚动条拉到最左边,见图中鼠标手指所示。图3.5.11

6、(9). 拉出屏幕上的读数指针可以观察到一位全加器各输入、输出端波形,例如:图3.5.12中读数指针所在位置表示输入信号=0、=1、=1;=1。(注:屏幕左侧标有“9”的波形表示;标有“10”的波形表示标有“8”的波形表示标有“13”的波形表示标有“14”的波形表示。)(10). 按表3.5.5要求,用读数指针读出4个观察点的状态,并将它们的逻辑状态和逻辑分析波形填入表3.5.5中。图3.5.12表3.5.5:测点变量12 3 4状态波形输入出四、实验室操作实验内容:设计两个一位二进制数相加的全加器:1进行逻辑抽象分析:考虑的来自低位的进位将两个1位二进制数相加,称为全加。设、是两个加数,为来

7、之低位的进位,是它们的和,是向高位的进位。则根据二进制数相加的规律,可以写出它们的真值表。2写出全加器的和的逻辑表达表。3. 根据全加器的逻辑表达表画出电路图。3. 根据电路图选取集成电路,并在数字实验台上搭好实验电路。4. 在实验台上进行全加器实验,并填好表3.5.6。表3.5.6:五、实验报告要求:1. 完成仿真实验中的表3.5.3表3.5.5的填写。2. 总结设计全加器实验的分析、步骤和体会,写出完整的设计报告。六、实验设备及材料:1. 仿真计算机及软件Multisim7。2. THD-1型(或Dais-2B型)数电实验箱。 3. MF-10型万用表。4电子元件:数字集成电路:74LS86、CD4081、CD4071各一片。5. 附:数字集成电路74LS86、CD4081、CD4071管脚排列图图3.5.13

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1