1、4.A.15B.14C.13D.12 5.A.B.C.D.6.A.15B.9C.8D.7 A. B. C.7.D.B8.A.0,2,4,5,6,7,13B.0,1,2,5,6,7,13C.0,2,4,5,6,9,13D.2,4,5,6,7,11,13 A9.D. C. 10.异或门输出通过一个灯泡接地，两个输入端一端接标准信号，另一端接待检测信号。如果灯泡亮，说明（）。A.标准信号与接待检测信号相同B.标准信号与接待检测信号不同C.异或门损坏D.异或门输入恒为高电平11.12.13.B.1C.0D.14.15.16.17. 四个变量的卡诺图中，逻辑上不相邻的一组最小项为（）。18. 设计 10
2、 进制计数器，至少需要（）级触发器。A.10B.4C.5D.2 19.A.10B.11C.12D.13 20. 21.A.0,2,3,5,6B.4,6,7C.4,5,6D.0,1,2,3,5 22.十进制数 27.5 对应的二进制数是（）。A.11010.1B.11011.1C.10011.01D.11001.01 23. A.C. 24. 25.A.B.C.D. 1. 能够实现“线与”逻辑的逻辑门电路有（）。A.三态门B.CMOS 反向器C.TTL 与非门D.集电极开路门A|D2. 以下错误的表达式是（）。A.A+A=2AB.A+A=1C.A - A=0D.A+B+1=1E.A+B+0=0
3、A|C|E3. TTL 或非门多余不用的输入端应该（）。A.接地B.接电源C.与有用的输入端连接在一起D.什么也不接B|C4. 下图所示的触发器中，不能实现Q*功能的选项是（）。1QB.CP1JQ CPKA|B|D5. 主从 JK 触发器的初始状态为 0，在时钟脉冲 CP 的下降沿触发器的状态变为 1，能够实现这种转换的 JK 取值可能为（）。A.CP=1 期间，JK=10B.CP=1 期间，JK=01C.CP=1 期间，JK=11D.CP=1期间，JK 从 01 变为 11 1. A|C|DN.错误Y.正确N2. 异或门可以有三个输入端。3. 对于三个变量来说， M2 的对偶式为 m5。Y4
4、. 对于三个变量来说，使最小项 m3 取值为零的可能有 7 种。5. 时序逻辑电路是由组合逻辑电路和存储电路构成的。6. 余三码减 0011 就得 8421BCD 码。7.存储容量为的随机存储器可以寻址 8000 个字线。8. A、B、C 均为逻辑变量，如果 AB=AC，则可推出 B=C。9. 正边沿触发器只在时钟脉冲的上升沿采样输入控制信号并依据采样值进行状态转换。10. 十进制数的整数部分转换成二进制数是用除 2 取余法，最先得到的余数是二进制数的最低位。11. 只读存储器是易失性器件。12. 数字电路实质上还是模拟电路。13. 对于 SR 触发器，当 SR=01 时，触发器置 1；当 SR=10 时，触发器置0。14. 对于三个变量来说， M2 的反演式为 m2。15. 16. 在 8421BCD 码中，用 1010 表示十进制数的 10。17. 全加运算是不考虑低位进位的加法运算。18. 一个逻辑函数只有两种取值可能： 0 或者 1。19. 若 F=AB+C，F 的对偶式为 FD=A+BC 。20. 组合逻辑电路是指电路在任何时刻建立的稳定的输出仅仅取决于电路在该时刻输入的取值组合。
copyright@ 2008-2022 冰豆网网站版权所有
经营许可证编号:鄂ICP备2022015515号-1
升级会员 