实验2--分频电路和数字时钟Word文档格式.doc

1、流动状态软件版本修复名称顶层文件器件系列所有逻辑资源所有寄存器所有引脚所有虚拟引脚所有存储器器件型号时间模型图1-2 二分频综合报告（3）功能仿真 二分频电路功能仿真波形图：如图 1-3图 1-3 二分频功能仿真图结论：时钟的一个周期为100ns，频率为1/100，输出的一个周期为200ns，频率为1/200。输出的频率为时钟的1/2。所以二分频电路的仿真结果是正确的。（4）时序仿真 二分频电路时序仿真波形图：如图 1-4图 1-4 二分频时序仿真图时序仿真时，输出的波形明显出现了延时。虽然出现了延时，但二分频电路的仿真结果仍然是正确的。最大工作频率：450MHZ 如图 1-5图 1-5 最大

2、工作频率延时情况：tco时钟至输出的延时为5.736s 如图 1-6 注：tsu（建立时间），th（保持时间），tco（时钟至输出延时），tpd（引脚至引脚延时）图 1-6 延时情况图（5）封装 二分频电路的封装：如图 1-7图 1-7 二分频电路封装（二）四分频电路和八分频电路如图 2-1二分频输出四分频输出时钟输入八分频输出图 2-1 四分频电路和八分频电路 综合报告：如图 2-2图 2-2 综合报告 四分频电路和八分频电路功能仿真波形图：如图2-3图2-3四分频电路和八分频电路功能仿真波形图时钟的一个周期为100ns，频率为1/100，2OUT输出的一个周期为200ns，频率为1/200

3、；4OUT输出的一个周期为400ns，频率为1/400，是时钟频率的1/4；8OUT输出的一个周期为800ns，频率为1/800ns，是时钟频率的1/8.所以四分频电路和八分频电路的仿真结果是正确的。（4）时序仿真 四分频电路和八分频电路时序仿真波形图：如图2-4图 2-4 四分频电路和八分频电路时序仿真波形图三个输出都明显出现了延时。8OUT输出的一个周期为800ns，频率为1/800ns，是时钟频率的1/8。虽然出现了延时，但四分频电路和八分频电路的仿真结果仍然是正确的。500MHz 如图2-5 图 2-5 最大工作频率延时情况: 如图 2-6图2-6 延时情况二、 基于Quartus I

4、I软件，用7490设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。设计过程如下：（）先用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件；（）将7490连接成模12的计数器，进行仿真，如果功能正确，也将其生成一个部件；（）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。（2）数字钟电路设计步骤：实验内容:（一）模60计数器如图3-1-1图 3-1-1 模60计数器 模60计数器综合报告：如图 3-1-2图 3-1-2 模60计数器综合报告

5、模60计数器功能仿真波形图：如图 3-3图 3-1-3 模60计数器功能仿真波形计数器在计数值达到59，此时计数达到满值，出现了进位。结果与理论相同，所以模60计数器电路时正确的。模60计数器时序仿真波形图：如图 3-1-4图 3-1-4 模60计数器时序仿真波形图 结论：SH没有高位输出，只有低位SL输出，而且输出的时候缺少了部分数。比如在9之后应该出现1，但是1没有输出，直接输出的2。所以时序仿真没有成功。 最大工作频率：100MHz 如图3-1-5图 3-1-5最大工作频率tpd（引脚至引脚延时） 如图 3-1-6图 3-1-6tsu（建立时间） 如图3-1-7图 3-1-7tco（时钟

6、至输出延时） 如图 3-1-8图 3-1-8th（保持时间） 如图 3-1-9图 3-1-9 模60计数器封装如图 3-1-10图 3-1-10 模60计数器封装（二）模12计数器 （1）原理图设计：如图 3-2-1图3-2-1 模12原理图 模12计数器综合报告：如图3-2-2图3-2-2 模12计数器综合报告（3）功能仿真 模12功能仿真波形图：如图3-2-3图 3-2-3 模12功能仿真波形图计数器满12就重新计数，和理论计算的一样，所以模12计数器是成功的。 模12计数器的时序仿真波形图：如图3-2-4图 3-2-4 模12计数器的时序仿真269.69MHz 如图 3-2-5图 3-2

7、-5 最大工作频率tco（时钟至输出延时） 如图 3-2-6图 3-2-6 延时情况 模12计数器封装 如图3-2-7图 3-2-7 模12计数器封装（三）数字时钟 （1）原理图设计：如图 3-3-1图 3-3-1 数字时钟原理图（2）综合 数字时钟的综合报告：如图 3-3-2图 3-3-2 数字时钟综合报告 数字时钟功能仿真波形图：如图3-3-3图 3-3-3 数字时钟功能仿真波形图数字时钟的计数的分钟没60就计满，分钟重新计数，并向高位时钟进位。高位时钟计满12时，全部时钟从新开始计数。功能仿真符合理论的计算，所以数字时钟是成功的。 数字时钟的时序仿真波形图：如图 3-3-4图 3-3-4 数字时钟时序仿真波形图数字时钟的时序仿真中，秒钟的高位只有到3就重新计数了，秒钟不会达到满值60，所以不会向高位进位。这样就让分钟和时钟一直保持0。可以看出数字时钟的时序仿真时不成功的。96.78MHz 如图 3-3-5图 3-3-5 最大工作频率tco（时钟至输出延时） 如图3-3-6图3-3-6 延时情况