基于Hyperlynx 的PCB 电路信号串扰分析与仿真Word文档格式.docx

1、根据仿真软件得出的仿真结果，结合实际，提出了减少串扰的有效措施。关键字： 串扰；PCB；HyperLynx;信号完整性ABSTRACTIn PCB designs process, crosstalk is a widespread and inevitable problem of signal integrity. This paper will analyze what causes crosstalk in the circuit of signal, make use of the simulation analysis software HyperLynx PADS to simu

2、lation, and have a comparison and analysis on a variety of factors which causes crosstalk. To achieve the objective that the simulation results are more close to the real, this paper adopts three-line parallel system to carrying the comprehensive analysis on crosstalk. According to the simulation re

3、sults obtained by the simulation software, and combining with actual, this paper will put forward the effective measures to reduce crosstalk.Key words：crosstalk；HyperLynx；SignalIntegrity目录第一章引言1第二章串扰的产生22.1 串扰的定义22.2 互容与串扰的关系32.3 互感与串扰的关系32.4 串扰的变化趋势4第三章串扰导致的影响53.1 串扰引起的误触发53.2 串扰引起的时序延迟5第四章基于 Hyper

4、lynx 的仿真分析74.1 导线之间的距离与串扰的关系84.2 端接技术与串扰的关系94.3 电流流向与串扰的关系134.4 信号线布线所在层对串扰的影响144.5 耦合域长度对串扰的影响154.6 介质层厚度对串扰的影响174.7 器件信号变化速率对串扰的影响194.8 有无保护线路对串扰的影响214.9 HyperLynx 后仿真在串扰分析中的应用23第五章串扰最小化措施总结25结束语26致谢27参考文献28附录 A29附录 B31第一章引言随着系统时钟频率的提高、电路板尺寸变小、布线密度加大及信号跳变沿不断缩短,信号完整性问题日益突出。因为它直接影响到系统性能,所以信号完整性已经成为高

5、速数字 PCB 设计必须关心的问题之一。信号串扰是高速设计所面临的信号完整性问题中的一个重要内容,串扰是造成电路功能错误的一个主要原因。如果能在验证时发现串扰引起的错误,可以通过重新布线或重新设计加以去除。然而,重复设计在许多情况下是被禁止的,因为这意味着成本的提高,研发周期的增加。仿真已成为高速信号设计的必要手段。根据仿真结果,获得最佳解决方案, 以达到设计目标。HyperLynx 兼容 Mentor/Cadence/Zuken/Protel 等所有格式的PCB 设计文件。为高速 PCB 仿真提供了简便易学的操作流程，就像实验室里的数字示波器与频谱分析仪；原理图工程师、PCB 工程师，或信号

6、完整性工程师经过短期的培训，即可使用 HyperLynx 解决各自工作中的问题，从设计初期的网络拓扑结构规划、阻抗设计、高速规则定义与优化，直到最终的板级验证等工作均可在 HyperLynx中完成，可以有效地避免过度设计与设计反复。LineSim和BoardSim均支持串扰分析功能。在前仿真阶段运行串扰分析，可以帮助设计者优化间距、耦合长度等布线规则，解决布线时信号间的互感互容耦合问题；串扰分析功能还可以用来设计差分对的阻抗，根据设计者对差分阻抗的要求，计算出合适的差分对间距、线宽等参数。 在后仿真阶段， 设计者可以对 PCB 上所有网络进行批量串扰仿真，计算网络之间的串扰强度，把超出设计安全

7、指标的网络汇总输出；软件还提供串扰定位功能，对于选中的任意网络，软件会标识出与之有串扰关系的其他网络，且高亮显示发生耦合的布线区域，便于对照仿真结果修改PCB 设计，提高了设计效率。第二章串扰的产生2.1 串扰的定义我们知道，串扰现象在通信领域很普遍，Crosstalk（串扰），顾名思义就是其他话路信号带来的干扰，即两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。耦合分为两种：容性耦合与感性耦合，容性耦合引发耦合电流， 而感性耦合引发耦合电压。 PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。过大的串扰可能引起电路的误触发， 导致系统无法正常

8、工作。下面我们看看串扰到底是如何而来，当两根导线平行相邻时，其中一根导线 有电流通过会在空间中产生一定场强的磁场。而数字电路主要传输的是脉冲电流， 这些变化的电流会在导线附近产生着交变的磁场。该磁场的磁力线切割相邻的导 线，在导线上产生电动势，最终形成电流，这样也就造成了串扰。 由于在 PCB上布线的因素，在数字电路系统中，串扰现象相当普遍。串扰可以发生在芯片内核、芯片的封装、PCB 板上、接插件上以及连接线缆上。随着系统向微小型化以及高速方向发展，串扰对系统设计的影响也显著加大。我们必须了解串扰产生的机理以及找到更好的方法，使串扰产生的负面影响最小化，因为消除影响是不可能做到的。 在多传输线

9、的 PCB 系统中，大量传输线与线间的感性耦合与容性耦合，会产生两方面的有害影响：串扰引起误触发、串扰引起时序延迟。串扰的这些因素是系统在很大程度上取决于传输线间的数据切换模式，线与线间距以及驱动器的开关速度。 互感我们可以看出是通过电磁场效应将电流从电线路感应到临近的受害线路上。从而在受害传输线上产生感应电流。通过磁场产生的感应电流在电路原理中是通过互感来表现的。这样互感将在受害线路上叠加上一个电压噪声，其大小跟驱动线路上驱动电流成正比。 互容我们可以看出是两个电极通过电场的耦合。电场的耦合在电路原理上是用互容来表示的。互容会对受害传输线产生一个感应电流，该电流正比于驱动线路上电压的变化速率

10、。因而， 不论是互感还是互容在高速数字电路设计中应受到普遍的重视。 当将驱动信号注入到传输线的始端，串扰基本上发生在上升沿时间和下降沿时间段内信号发生变化。串扰的幅度跟传输线间的品长度成正比，即平行长度越长串扰越大。但都会有一定的限度，在一定长度程度后串扰并不会随之而增加了。这是因为干扰不会把全部的能量耦合到干扰传输线上去，而且受干扰传输线上的感应电流产生的电磁场反过来会耦合到干扰传输线上。如图1所示，如果位于A 点的驱动源为干扰源，则AB间的线网称为干扰源网络（Aggressor line），CD之间的线网被称为被干扰网络（Victim line），被干扰网络靠近干扰源网络的驱动端的串扰称为

11、近端串扰（也称后向串扰），而靠近干扰源网络接收端方向的串扰称为远端串扰（也称前向串扰）。串扰主要源自两相邻导体之间所形成的互感Lm和互容Cm。2.2 互容与串扰的关系假设一个互容值为，电路上升时间为 T，接收电路的阻抗为，我们可以根据驱动波形来估计串扰值。首先我们求出驱动波形单位时间变化的最大值，其中为驱动波形的阶跃幅度，T 是上升时间，则有：=接下来计算从 A 流到 B 的互容电流：用干扰电流与阻抗相乘得到干扰电压，再除以，把这个结果表示成一个相对形式的干扰电平。串扰在实际情况中，通常干扰源有多个，我们只需要估算每对元器件之间的互容， 然后把各个部分的串扰加起来，这样我们就可以大致估算串扰以

12、及其带来的影响。2.3 互感与串扰的关系同理互容分析的思路，假设一个互感的值为，电路固定的上升时间为 T，驱动电路 A 的源端阻抗为，我们可以按驱动波形的相对值来估算串扰。首先求出单位时间电压变化最大的值，其中为驱动波形的阶跃幅度，T 为驱动波形的上升时间：然后，假定环路 A 的阻性衰减阻抗为，则电流与电压彼此成正比，大多数情况下我们采取定义明确的电阻，即可把电流的变化与电压的变化联系起来：由于电路 A 的电流变化，电路 B 中出现互感干扰 Y，把上式带入计算互感干扰 Y：Y=把式子两边除以，把结果表示成一个相对形式的干扰电平：在实际情况中，通常干扰源有多个，我们只需要估算每对元器件之间的互感

13、， 然后把各个部分的串扰加起来，这样我们就可以大致估算串扰以及其带来的影响。2.4 串扰的变化趋势互感与互容的大小影响着串扰的大小，从而等价地改变传输线特征阻抗与传播速度。同样，传输线的几何形状在很大程度上影响着互感与互容的变化，因此传输线本身的特征阻抗对这些参数也有影响。在同一介质中，相对低阻抗的传输线与参考平面（地平面）间的耦合更加强烈，相对地与邻近传输线的耦合就会弱一些，因而低阻抗传输线对串扰引起的阻抗变化更小一些。第三章串扰导致的影响在高速、高密度 PCB 设计中一般提供一个完整的接地平面，从而使每条信号线基本上只和它最近的信号线相互影响，来自其它较远信号线的交叉耦合是可以忽略的。尽管

14、如此，在模拟系统中，大功率信号穿过低电平输入信号或当信号电压较高的元件与信号电压较低的元件接近时，都需要非常高的抗串扰能力。在PCB 设计中，如果不正确处理，串扰对高速 PCB 的信号完整性主要有以下两种典型的影响：3.1 串扰引起的误触发信号串扰是高速设计所面临的信号完整性问题中一个重要内容，由串扰引起的数字电路功能错误是最常见的一种。图 4 是一种典型的由串扰脉冲引起的相邻网络错误逻辑的传输。干扰源网络上传输的信号通过耦合电容，在被干扰网络和接收端引起一个噪声脉冲，结果导致一个不希望的脉冲发送到接受端。如果这个脉冲强度超过了接收端的触发值， 就会产生无法控制的触发脉冲，引起下一级网络的逻辑功能混乱。3.2 串扰引起的时序延迟在数字设计中，时序问题是一个重要考虑的问题。图 5 显示了由串扰噪声引起的时序问题。图下半部分是干扰源网络产生的两种噪声脉冲（Helpful 图 5 串扰噪声导致的延时 glitch 和 Unhelpful glitch），当噪声脉冲（helpful glitch）叠加到被干扰网络，就引起被干扰网络信号传输延时减少；同样，当噪声脉冲