单片机课程设计(数字频率计)Word格式.doc

1、放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD显示模块。 图2系统框图三、具体设计1.总体设计电路图3频率计原理图2.模块设计（1）、硬件系统构成：系统框图如下图2：（2）、AT89C51单片机及其引脚说明：89C51是一种高性能低功耗的采用CMOS工艺制造的8位微控制器，它提供下列标准特征：4K字节的程序存储器，128字节的RAM,32条I/O线，2个16位定时器/计数器, 一个5中断源两个优先级的中断结构，一个双工的串行口, 片上震荡器和时钟电路。引脚说明：VCC：电源电压GND:地P0口：P0口是一组8位漏极开路型双向I/O口，作为输出口用时，每个引脚能驱动8个TTL

2、逻辑门电路。当对0端口写入1时，可以作为高阻抗输入端使用。当P0口访问外部程序存储器或数据存储器时，它还可设定成地址数据总线复用的形式。在这种模式下，P0口具有内部上拉电阻。在EPROM编程时，P0口接收指令字节，同时输出指令字节在程序校验时。程序校验时需要外接上拉电阻。P1口：P1口是一带有内部上拉电阻的8位双向I/O口。P1口的输出缓冲能接受或输出4个TTL逻辑门电路。当对P1口写1时，它们被内部的上拉电阻拉升为高电平，此时可以作为输入端使用。当作为输入端使用时，P1口因为内部存在上拉电阻，所以当外部被拉低时会输出一个低电流（IIL）。P2口：P2是一带有内部上拉电阻的8位双向的I/O端口

3、。P2口的输出缓冲能驱动4个TTL逻辑门电路。当向P2口写1时，通过内部上拉电阻把端口拉到高电平，此时可以用作输入口。作为输入口，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出电流（IIL）。P2口在访问外部程序存储器或16位地址的外部数据存储器（例如MOVX DPTR）时，P2口送出高8位地址数据。在这种情况下，P2口使用强大的内部上拉电阻功能当输出1时。当利用8位地址线访问外部数据存储器时（例MOVX R1）,P2口输出特殊功能寄存器的内容。当EPROM编程或校验时，P2口同时接收高8位地址和一些控制信号。P3口：P3是一带有内部上拉电阻的8位双向的I/O端口。P3口的输出缓冲能驱动

4、4个TTL逻辑门电路。当向P3口写1时，通过内部上拉电阻把端口拉到高电平，此时可以用作输入口。P3口同时具有AT89C51的多种特殊功能，具体如下表1所示:端口引脚第二功能P3.0RXD （串行输入口）P3.1TXD（串行输出口）P3.2 （外部中断0）P3.3（外部中断1）P3.4T0（定时器0）P3.5T1（定时器1）P3.6（外部数据存储器写选通）P3.7（外部数据存储器都选通）表1 P3口的第二功能RST:复位输入。当振荡器工作时，RST引脚出现两个机器周期的高电平将使单片机复位。ALE/:当访问外部存储器时，地址锁存允许是一输出脉冲，用以锁存地址的低8位字节。当在Flash编程时还可

5、以作为编程脉冲输出（）。一般情况下，ALE是以晶振频率的1/6输出，可以用作外部时钟或定时目的。但也要注意，每当访问外部数据存储器时将跳过一个ALE脉冲。：程序存储允许时外部程序存储器的读选通信号。当AT89C52执行外部程序存储器的指令时，每个机器周期两次有效，除了当访问外部数据存储器时，将跳过两个信号。/VPP:外部访问允许。为了使单片机能够有效的传送外部数据存储器从0000H到FFFH单元的指令，必须同GND相连接。需要主要的是，如果加密位1被编程，复位时EA端会自动内部锁存。当执行内部编程指令时，应该接到VCC端。XTAL1：振荡器反相放大器以及内部时钟电路的输入端。XTAL2：振荡器

6、反相放大器的输出端。在本次设计中，采用89C51作为CPU处理器，充分利用其硬件资源，结合D触发器CD4013，分频器CD4060，模拟转换开关CD4051，计数器74LS90等数字处理芯片，主要控制两大硬件模块，量程切换以及显示模块。下面还将详细说明。 （3）、信号调理及放大整形模块： 放大整形系统包括衰减器、跟随器、放大器、施密特触发器。它将正弦输入信号Vx整形成同频率方波Vo,幅值过大的被测信号经过分压器分压送入后级放大器，以避免波形失真。由运算放大器构成的射级跟随器起阻抗变换作用，使输入阻抗提高。同相输入的运算放大器的放大倍数为（R1+R2）/R1，改变R1的大小可以改变放大倍数。系统

7、的整形电路由施密特触发器组成，整形后的方波送到闸门以便计数。由于输入的信号幅度是不确定、可能很大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如下图4：图4 信号放大模块电路图（4）、时基信号产生电路：CD4013-双上升沿D触发器 ，引脚及功能见如下图5：图5 D触发器引脚及功能图 CD4013 由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据置位复位时钟输入和 Q及Q非输出。此器件可用作移位寄存器，且通过将Q非输出

8、连接到数据输入，可用作计数器和触发器。在时钟上升沿触发时，加在D 输入端的逻辑电平传送到Q输出端。置位和复位或复位线上的高电平完成。 CD4060-14位二进制串行计数器，引脚及功能见如下图6： CD4060 由一震荡器和14极二进制串行计数器位组成，震荡器的结构可以是RC或晶振电路。CR为高电平时，计数器清零且振荡器使用无效，所有的计数器位均为主从触发器 CP1非（和 CP0）的下降沿计数器以二进制进行计数，在时钟脉冲线上使用施密特触发器对时钟上升和下降时间无限制。 图6 进制串行计数器引脚及功能图 时基信号的产生原理： 本电路采用32768HZ晶体震荡器，利用CD4060芯片经过14级分频

9、得到2HZ的信号（32768/214），在经过CD4013双D触发器经过二分频得到0.5HZ的方波，即输出秒脉冲信号使单片机进行计数。（5）、显示模块1602基本技术：1）、主要功能A、 40通道点阵LCD 驱动;B、 可选择当作行驱动或列驱动;C、 输入/输出信号:输出,能产生202个LCD驱动波形;输入,接受控制器送出的串行数据和控制信号,偏压（V1V6）; D、 通过单片机控制将所测的频率信号读数显示出来。2）、技术参数2.1）极限参数表2：名 称符 号标 准 值单 位MINTYPEMAX电路电源VDD - VSS-0.37.0VLCD驱动电压VDD - VEEVDD - 13.5VDD

10、 + 0.3输入电压VIN静电电压-100工作温度-20+70C储存温度-30+80表2 极限参数表2.2） 电参数表3：测 试 条 件标 准 值单位输入高电平VIH2.2VDD输入低电平VIL0.6输出高电平VOHIOH = 0.2mA2.4输出低电平VOLIOL = 1.2mA0.4工作电流IDDVDD = 5.0V2.0mA液晶驱动电压VDD- VEETa = 04.9Ta = 254.7Ta = 504.5表3 电参数表3）、时序特性表4：项 目测试条件允许时间周期TCYCE5.1a 5.1b1000ns允许脉冲宽度,高电平PWEH450-允许上升和下降时间tEr tEf25地址建立时间tAS140数据延迟时间tDDR320数据建立时间tDSW195数据保持时间tH10DATA HOLD TIMEtDHR20地址保持时间tAH表4 时序特性表4）、引脚和指令功能4.1）模块引脚功能表5：引 线 号功 能1Vss接地0V25V10%3VEE保证VDD-VEE=4.55V电压差4RS寄存器选择信号H:数据寄存器 L:指令寄存器5R/W读/写信号读 L:写