数字电路期末复习题0Word文件下载.docx

1、A.F= F=+AC+B+BC+A+ B.F=+BC+AC.F=+BC+A+B D.+AC+B7.JK触发器在CP作用下，若状态必须发生翻转，则应使（ ）A.J=K=0 B.J=K=1 C.J=O，K=1 D.J=1，K=08. 下列电路中，不属于组合逻辑电路的是（ ）A.编码器 B.全加器 C.寄存器 D.译码器9. 可以用来实现并/串转换和串/并转换的器件是（ ）A.计数器B.全加器 C.移位寄存器D.存储器10. 自动产生矩形波脉冲信号为（ ）A.施密特触发器B.单稳态触发器 C.T触发器 D.多谐振荡器二、填空题（本大题共10道小题，每小题2分，共20分。1. 八进制数 （34.2 ）

2、 8 的等值二进制数为 ；十进制数 98 的 8421BCD 码为 。2. 二极管内含PN结，PN结在导电性能上的最大特点是_。3.函数，其反函数为 ，对偶式为 。4.常见的脉冲产生电路有 ，常见的脉冲整形电路有 。5. A/D转换器的主要参数有 ， 。6. 四位环型计数器和扭环形计数器，初始状态是1000，经过5个时钟脉冲后，状态分别为 和 。7. 对于JK触发器的两个输入端，当输入信号相反时构成 触发器，当输入信号相同时构成 触发器。8. 时序逻辑电路的输出不仅和_ _有关，而且还与_ _有关。9. TTL或非门多余输入端应 三态门的输出除了有高、低电平外，还有一种输出状态叫 态10. D

3、触发器的特征方程为 ，JK触发器的特征方程为 。得 分阅卷人三、作图题（本大题共2道小题，每小题6分，共12分。1、如下图所示，根据CP波形画出Q波形。（设各触发器的初态均为1） 2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和U T ，并画出其输出波形。四、分析题1.利用公式法将函数Y化简成最简与或式： （本小题5分）2.利用图形法将函数F化简成最简与或式：F 2 （ A,B,C,D）=m （0,1,2,4,5,9）+d （7,8,10,11,12,13） （本小题5分）3. 试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换图、说明其逻辑功能

4、。 （本小题10分）&1J1K1CPFF0QYFF1FF2五、设计题1. 设计一个A、B、C三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时A有否决权。用4选1数据选择器74LS153来实现，连线时可附加适当门电路。2. 用同步四位二进制计数器74163构成八进制计数器,画出连线图。74163引脚图和功能表如下图。3. 用JK触发器设计一个按自然态序进行计数的六进制同步加法计数器。第二套一、选择题1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ） Am1 与m3 Bm4 与m6 Cm5 与m13Dm2 与m8 2L=AB+C 的对偶式为：A. A+BC B. （A+B）

5、C C. A+B+C D. ABC 3属于组合逻辑电路的部件是（ ）。 A编码器 B寄存器 C触发器 D计数器 4T触发器中，当T=1时，触发器实现（ ）功能。A置1 B置0 C计数 D保持 5指出下列电路中能够把串行数据变成并行数据的电路应该是（ ）。AJK触发器 B3/8线译码器 C移位寄存器 D十进制计数器 6某电路的输入波形 u I 和输出波形 u O 下图所示，则该电路为（ ）。A施密特触发器 B反相器 C单稳态触发器 DJK触发器 7. 三极管作为开关时工作区域是（ ）A饱和区+放大区B击穿区+截止区 C放大区+击穿区 D饱和区+截止区8已知逻辑函数 与其相等的函数为（ ）。A.

6、B. C. D. 9.一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。A4 B6 C8 D16 10.用触发器设计一个24进制的计数器，至少需要（ ）个触发器。A3 B4 C6 D5二、填空题1.八进制数 （34.2 ） 8的等值二进制数为 ；十进制数98的8421BCD码为 。2. 组合逻辑电路的冒险现象是由 引起，表现为 脉冲。3函数，其反函数为 ，对偶式为 。4. 有一个稳定状态和一个暂稳状态。 有两个稳定状态、有两个不同的触发电平，具有回差特性。5. A/D转换器的主要参数有 ， 。6.欲构成能计最大十进制数为999的计数器，至少需要 片十进制加法计数器，或 片4位

7、二进制加法计数器芯片。7. 一个 JK 触发器有 个稳态，它可存储 位二进制数。8. 时序逻辑电路的输出不仅和_ _有关，而且还与_ _有关。9. 在使用与非门时多余的输入端应接 电平，在使用或非门时多余的输入端应接 电平。10. n进制计数器中的n表示计数器的 ，最大计数值是 。三、作图题1、555定时器应用电路如下图所示，若输入信号uI如图（b）所示，请画出uO的波形，说明这是什么电路。2、主从型JK触发器各输入端的波形如下图所示，试画出Q端对应的电压波形。SdtJKcpS J C1 K R3. 分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。4. 已知下图所

8、示的时序逻辑电路，假设触发器的初始状态均为“0”，试分析：（1） 写出驱动方程、状态方程、输出方程。（2） 画出状态转换图，指出是几进制计数器。（3） 说明该计数器能否自启动。1. 试用两个3线8线译码器和适当的门电路设计一个三人多数表决器。2.用JK触发器设计一个按自然态序进行计数的六进制同步加法计数器。第三套1下列电路中不属于时序电路的是（ ）。A同步计数器 B异步计数器 C组合逻辑电路 D数据寄存器23线8线译码器有（ ）。A3条输入线，8条输出线B8条输入线，3条输出线 C2条输入线，8条输出线D3条输入线，4条输出线3一个五位的二进制加法计数器，初始状态为00000，问经过201个输

9、入脉冲后，此计数器的状态为（ ）。A00111 B00101 C01000 D010014若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为（ ）。AA或B中有一个接1BA或B中有一个接0CA和B并联使用D不能实现5.下列各种电路结构的触发器中哪种能构成移位寄存器（ ）。A基本RS触发器B同步RS触C主从结构触发器DSR锁存器6逻辑函数F（A,B,C） = AB+B C+AC的最小项标准式为（ ）。AF（A,B,C）=m（0,2,4） BF（A,B,C）=m（1,5,6,7）CF（A,B,C）=m （0,2,3,4） DF（A,B,C）=m（3,4,6,7）7设计一个把十进制转换成二进制的编码器，则输入端数M和输出端数N分别为（ ）AM=N=10 BM=10，N=2 CM=10，N=4 DM=10，N=38数字电路中的工作信号为（ ）。A直流信号 B脉冲信号C随时间连续变化的电流信号 D. 随时间连续变化的电压信号9L=AB+C 的对偶式为：（ ） AA+BC B.（A+B）C C. A+B+C DABC1. （101011111）2= （ ）16 （ ）8421BCD2. 在数字电路中三极管工作在 和 状态，所以数字电路只有两个状态。3函数，其反函数为 ，对偶式为 。4.施密特触发器有