采用测频原理的数字频率计Word格式文档下载.docx

1、陈适2017年6月20日课程设计任务书 学生姓名： 刘 专业班级： 通信1405班 指导教师： 陈适 工作单位： 信息工程学院 题 目: 采用测频原理的数字频率计 初始条件：VHDL硬件描述语言，Quartus II开发环境 要求完成的主要任务:1. 采用测频法，设计一个4位十进制数字显示的数字频率计2. 其测量的范围为19999KHz 课程设计进度安排序号阶段内容所需时间1方案设计1天2软件设计2天3系统调试4撰写报告合 计5天指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日目录摘 要IAbstractII1 FPGA、VHDL以及Quartus II简介11.1 FPGA

2、简介11.2 VHDL 简介11.3 Quartus II简介22 频率测量原理及方案32.1设计要求32.2 测频原理33 系统设计43.1 系统实现方案提出及确定43.2 系统组成54 数字频率计VHDL设计与仿真65 心得体会116参考文献12附录13摘 要 数字频率计是采用数字电路制做成的能实现对周期性变化信号频率测量的仪器。频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值，其扩展功能可以测量信号的周期和脉冲宽度。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差。若使用现场可编程门阵列FPGA来实现

3、，可使整个系统大大简化，而且提高了系统的整体性能和可靠性。 本文介绍了测频原理，在此基础上描述了如何通过VHDL语言编程，在Quartus II仿真平台上编译、仿真、调试，设计出一个4位十进制数字显示的数字频率计。关键字： FPGA， 数字电路，测频法，数字频率计Abstract Digital frequency meter is made of digital circuit system can achieve periodic change signal frequency measurement instrument. Frequency meter is mainly used t

4、o measure sine wave, rectangular wave, triangle wave and sharp pulse and other periodic signal frequency value. Its expansion function can measure the signal cycle and pulse width. Digital frequency meter is a typical application of digital circuit, the actual hardware design used more devices, wiri

5、ng is more complex, and will produce relatively large delay, resulting in measurement error. If the field programmable gate array FPGA is used, the whole system can be greatly simplified, and the whole performance and reliability of the system can be improved. This paper introduces the principle of

6、frequency measurement, based on the description of how to use the VHDL programming language, in the Quartus II simulation platform compiler, simulation and debugging, the design of a digital frequency 4 decimal digital display meter.Keywords: FPGA, digital circuit, frequency measuring method, digita

7、l frequency meter III1 FPGA、VHDL以及Quartus II简介 首先对设计所采用的可编程逻辑器件FPGA、VHDL和Quartus II进行简单的介绍。1.1 FPGA简介 FPGA是20世纪80年代中期出现的高密度可编程逻辑器件，它一般由布线资源分隔的可编程逻辑单元构成阵列，又由可编程I/O单元围绕阵列构成整个芯片，排列阵列的饿逻辑单元由布线通道中的可编程内连线连接起来实现一定的逻辑功能。一个FPGA包含丰富的具有快速系统速度的逻辑门、寄存器和I/O组成。 FPGA/CPLD芯片都是特殊的ASIC芯片，除了具有ASIC的特点外还有一下几个优点：随着超大规模集成电

8、路VLSI工艺的不断提高，单一芯片内部可以容纳上百万个晶体管；FPGA/CPLD芯片出厂前100%都做过测试，不需要设计人员承担风险和费用；用户可以反复地编程、擦除、使用或者在外围电路不动的的情况下，用不同软件就可实现不同的功能，用FPGA/CPLD试制样片，能以最快的速度占领市场。FPGA/CPLD软件包中有各种输入工具、仿真工具、版图设计及编程器等全线产品，使电路设计人员在较短的时间内就可以完成电路的输入、编译、优化、仿真，直至最后芯片的制作。1.2 VHDL 简介 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减

9、开发周期的一种使用范围较小的设计语言VHDL的英文全写是：VHSIC（Very High Speed Integrated Circuit）Hardware Description Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA /CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程

10、设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。 VHDL主要特点有：（1）功能强大、设计灵活（2）支持广泛、易于修改（3）强大的系统硬件描述能力（4）独立于器件的设计、与工艺无关（5）很强的移植能力（6）易于共享和复用 VHDL系统优势：（1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描

11、述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。（2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。（2）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。（3）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。（4）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理

12、最终设计实现的目标器件是什么，而进行独立的设计。1.3 Quartus II简介 Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。当前官方提供下载的最新版本是v13.0。 Quartus II （3.0和更高版本）设计软件是业界唯一提供FPGA和固定功能HardCopy器件统一设计流程的设计工具。工程师使用同样的低价位工具对 Stratix FPGA进行功能验证和原型设计，又可以设计HardCopy Stratix器件用于批量成品。系统设计者现在能够用Quartus II 软件评估HardCopy Stratix器件的

13、性能和功耗，相应地进行最大吞吐量设计。 Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容，改进了软件的LogicLock 模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。2 频率测量原理及方案2.1设计要求2.2 测频原理 数字频率计是用于测量信号频率的电路。本设计采用测频原理对数字频率计进行设计，下面对

14、测频原理进行简要介绍。 测频率时，以分频后的时钟信号作为闸门信号，因为输入信号的频率大于闸门信号频率，所以在闸门信号周期内，计算输入信号的周期数目，就可以计算出输入信号的频率值了。原理图如图1所示：闸门信号被测信号图1 原理图 在确定的闸门时间Tw内，记录被测信号的变化周期数（或脉冲个数）Nx，则被测信号的频率为：fx=Nx/Tw。这种方法的计数值会产生1个字误差，测试精度与计数器中记录的数值Nx有关。3 系统设计3.1 系统实现方案提出及确定方法一: 采用小规模数字集成电路制作被测信号经过放大整形变换为脉冲信号后加到主控门的输入端，时基信号经控制电路产生闸门信号送至主控门，只有在闸门信号采样期间内输入信号才通过