本科毕业设计论文《数字电路设计实训》实验指导书Word格式文档下载.docx

1、实验九 时序电路应用29实验十 四路优先判决电路31三、创新系列（数字集成电路设计）实验部分实验十一 全加器的模块化程序设计与测试33实验十二 串行进位加法器的模块化程序设计与测试35实验十三 N选1选择器的模块化程序设计与测试36实验一 门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路学习机及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件 74LS00 二输入端四与非门 2片 74LS20 四输入端双与非门 1片 74LS86 二输入端四异或门 1片 74LS04 六反相器 1片三、预习要求1. 复习门电路工作原理及相应逻辑表达式。2. 熟悉所用集成电路

2、的引线位置及引线用途。3. 了解双踪示波器的使用方法。四、实验内容实验前按学习机使用说明先检查学习机电源是否正常，然后选择实验用的集成电路，按自己设计的实验电路图接好连线，特别注意Vcc及接地线不能接错。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线需先断开电源，接好线后再通电实验。 1. 测试门电路逻辑功能 图1.1（1）选用四输入与非门74LS20一只，插入面包板，按图1.1接线，输入端接S1S4（电平开关输出端口），输出端接电平显示发光二极管（D1D8任意一个）。（2）将电平开关按表1.1置位，分别测输出电压及逻辑状态。表1.1输入输出1234Y电压（V）HL2. 异或门逻辑

3、功能测试。图1.2（1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。（2）将电平开关按表1.2置位，将结果填入表中。表1.2ABY电压（V ） L3. 逻辑电路的逻辑关系。（1）用74LS00按图1.3、1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中表1.3 图1.3表1.4 图1.4（2）写出上面两个电路逻辑逻辑表达式。4. 逻辑门传输延迟时间的测量。用六反相器（非门）按图1.5接线，输入80Hz连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的tpd值。 图1.55. 利用与非门控

4、制输出。用一片74LS00按图1.6接线，S接任意电平开关，用示波器观察S对输出脉冲的控制作用。6. 用与非门组成其他门电路并 测试验证。（1）组成或非门。 用一片二输入端四与非门组成或非门 画出电路图，测试并填表1.5 图1.6表1.6表1.5（2）组成异或门（a）将异或门表达式转化为与非门表达式。（b）画出逻辑电路图。（c）测试并填表1.6.五、实验报告1. 按各步骤要求填表并画逻辑图。2. 回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反向门，为什么？实验二 组合逻辑电路（半加器全

5、加器及逻辑运算）1. 掌握组合逻辑电路的功能测试。2. 验证半加器和全加器的逻辑功能。3. 学会二进制数的运算规律。器件 74LS00 二输入端四与非门 3片 74LS54 四组输入与或非门 1片1. 预习组合逻辑电路的分析方法。2. 预习用与非门和异或门构成的半加器、全加器的工作原理。3. 预习二进制数的运算。实验1： 组合逻辑电路功能测试。图2.1（1）用2片74LS00组成图2.1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。（2）图中A、B、C接电平开关，Y1、Y2接发光管电平显示。（3）按表2.1要求，改变A、B、C的状态填表并写出Y1、Y2 逻辑表达式。（

6、4）将运算结果与实验比较。表2.1CY1Y2实验2：基于一个74LS86芯片和一个74LS00芯片的半加器设计测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2.2。 图2.2 半加器的逻辑电路 （1）在学习机上用异或门和与门接成以上电路。A、B接电平开关S。Y、Z接电平显示。（2）按表2.2要求改变A、B状态，填表。表2.2输入端输出端Z实验3：基于三个74LS00芯片的全加器设计测试全加器的逻辑功能（1）写出图2.3电路的逻辑表达式。（2）根据逻辑表达式列真值

7、表。（3）根据真值表画逻辑函数SiCt的卡诺图。图2.3Bi、Ci-1 Bi、Ci-1Ai 0 0 0 1 1 1 10 Ai 0 0 0 1 1 1 10 1 Si= Ci= （4）填写表2.3各点状态表2.3AiBiCi-1X1X2X3SiCi（5）按原理图选择与非门并连接进行测试，将测试结果记入表2.4，并与上表进行比 较看逻辑功能是否一致。 4. 测试用异或、与或和非门组成的全加器的逻辑功能。全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。（2）找出异或门、

8、与或非门和与门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。（3）当输入端Ai、Bi、及Ci-1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入下表。表2.41. 整理实验数据、图表并对实验结果进行分析讨论。2. 总结组合逻辑电路的分析方法。实验三 触发器（一）RS，D，JK1. 熟悉并掌握RS、D、JK触发器的构成，工作原理和功能测试方法。2. 学会正确使用触发器集成芯片。3. 了解不同逻辑功能FF相互转换的方法。2. 器件 74LS00 二输入端四与非门 1片 74LS74 双D触发器 1片 74LS112 双JK触发器 1片三、实验内容1. 基本RSFF功能测试：两个TTL与非门首尾相接构成的基本RSFF的电路如图3.1所示。（1）试按下面的顺序在、：=0 =1=1 =0=1 图3.1 基本RSFF电路观察并记录FF的端的状态，将结果填入下表3.1中，并说明在上述各种输入状态下，FF执行的是什么功能？表3.1逻辑功能（2）端接低电平，端接脉冲。（3）端接高电平，（4）连接Rd、Sd，并加脉冲。记录并观察（2）、（3）、（4）三种情况下，端的状态。从中你能否总结出基本RS FF的Q或端的状态改变和输入端和的关系。（5）当都接低电平时，观察当同时由低电平跳为高电平时注意观察