PCB叠层设计解析文档格式.docx

1、在这种情况下，电源、地平面作为一个去耦电容，对RF能量的抑制具有电容器无可比拟的优越性，通常电容器在500MHz以上，由于分布参数的影响，电容基本上曾现感性，已经失去作用，而电源、地平面则100MHz以上直至GHz的范围内具有良好的去耦滤波特性。但是由于电源、地平面通常由于设计的需要，会被分割，这样就造成了平面的不完整，因此此时平面的电容特性会变得非常复杂，而且，在高频时，由于分布电感ESL的影响，电源、地平面相当于一个谐振腔，具有谐振特性，而且自谐振频率是物理结构和外置的函数高速PCB的叠层设计在保证电源/地阻抗及EMI控制方面有较大影响。而当该电源、地平面的位置有激励源，就很容易起振。故通

2、过增加滤波电容或适当调整芯片的外置，从而达到我们的设计要求。（6）合理的叠层不仅能起到信号传输线阻抗控制的作用，同时又起到抑制板上系统噪声的作用；（7）在PI仿真中，电源平面与参考地平面之间的距离是与电源平面的阻抗成正相关的,可通过合理的叠层去改善电源层的阻抗。2、信号回流的层间跳转多层PCB中，每个布线层都应该和一个镜像层相邻，信号的返回电流在其对应的镜像层上流动。当从源到负载的信号线无法在一个布线层走通时，通常采取的做法是先使信号线连接到一个布线层（例如X轴），然后再利用通孔将这条信号线连接到另一层（例如Y轴）。那么，当信号线从一层跳到另一层时，返回电流也应该跟随着线路从一层跳转到另一层。

3、如果这两个层都是地层，返回电流可以经连接两个层的通孔或器件的接地管脚实现跳转。如果一个是电源层另一个是地层，则返回电流在这两个层之间跳转的唯一机会就是放置去耦电容的位置。如果跳转点附近没有去耦电容或者连接地层的通孔，返回电流就必须绕到远处实现跳转，结果使得返回电流耦合到其他电路，引起串扰和电磁干扰问题。所以PCB设计时，应尽量使层间跳转在临近器件的接地管脚或者去耦电容附近进行，如果无法做到这一点，可以通过在跳转点附近放置地通孔（返回电流在两地层跳转）或者旁路电容（电源层和地层之间跳转）来实现返回电流的跳转。值得注意的是，对于非常高速的单板，回流的层间跳转最好不要通过旁路电容来实现。我们知道，旁

4、路电容连接在电源和地平面之间，而任何电流流过旁路电容时都会在它的两端产生电压。于是，这些电压在电源和地层会产生非常显著的辐射，增加了辐射噪声问题。所以在多层板中，层间跳转最好通过接地管脚或地过孔来实现。那么在4层板中，当只有一个地层和一个电源层时，会出现怎样的情况呢？如果系统速度不是很高的话，可以通过去旁路电容来实现信号回流的层间跳转。但是如上所述，在非常高速的PCB中，最好不要利用电容来实现跳转。这时，为了给RF返回电流保持一条稳定的返回路径，最好把地层作为主要的返回路径。图1为一种处理方法，信号线从表层跳到底层后，在底层临近信号线布设一根接地线，并通过过孔连接至地层。使用这种方法，可以保持

5、一条稳定的返回路径。图1 4层板的回流路径3、镜像层的分割使用多层PCB结构时，有时需要在镜像层上产生一定宽度的无铜片区域将一个完整的镜像层隔裂为相互独立的几部分，这就是镜像层分割。镜像层分割一般用于防止噪声进入敏感电路以及不同参考电压之间的隔离，例如阻止数字噪声进入模拟部分、音频部分、I/O区域，5V与3.3V电源电压的隔离。镜像层分割有完全分割和不完全分割两种，完全分割指的是分割后的电源层之间、地层之间完全隔绝，不完全分割是指电源层之间完全隔绝而地层通过“桥”相连。对镜像层采取完全分割或不完全分割取决于这些被分隔的平面间是否有信号相连。3.1 镜像层分割实例分割镜像层最重要的是正确处理两个

6、隔离区之间的信号线、电源线和地线的连接。如果处理不当，会使分割完全失效。下面对两种分割情况进行详细的实例分析，所提及的S4402、AD7123和AD9842都是数模混合器件，根据它们数模信号管脚的分离程度，采用了不同的分割方法。图2 数字地和模拟地的分割S4402的模拟部分和数字电源部分使用了简单的外部电源滤波网络来完成最小化模拟电源输入端的噪声这一目的，其PCB的设计如图2a所示，属于完全分割。模拟电源通过铁氧体磁珠（I1和I2）与数字电源相连，铁氧体磁珠在10MHz左右具有75欧的阻抗。对于去噪非常重要的去耦电容必须有低引线电感才能有效，因此在模拟地和模拟电源之间用了两个陶瓷电容（C2、C

7、3），一个钽电容（C4），陶瓷电容较小，在高频时工作；钽电容较大，用于滤除低频噪声。同时保持去耦电容和电源管脚尽可能靠近。模拟电流沿R1、C1流动，回流通过信号下方的模拟地平面和耦合电容C2、C3回到电源处，保证了模拟信号封闭在模拟部分流动，磁珠I1跨接在数字电源和模拟电源、I2跨接数字地和模拟地之间，保证了模拟部分和数字部分的完全分割。在S4402的使用手册中要求这两个磁珠与芯片相距不能超过3英寸，图2a中I1、I2和芯片的距离在0.5英寸以内，完全符合使用要求。图2b是某测试平台中涉及的数模混合电路部分的镜像层设计。视频模拟输入经过AD变换后传送给FPGA处理，然后作DA变换输出，AD和D

8、A部分使用独立的电源器件供电。在这个板卡上大部分都是数字器件，模拟器件仅占小部分。但是它们都是比较关键的部分，如果它们的正常工作受到影响将对整个系统的性能造成极大的破坏作用，因此对这些部分的处理是非常关键的。我们希望数字部分的噪声不会进入模拟部分，但是AD和DA转换器都有信号连到数字部分的FPGA上，为了不影响这些相连信号的回流，我们将数字电源和模拟电源完全隔绝，而数字地和模拟地采取不完全分割，使数字部分对模拟部分的影响降到最低。所有由数字部分到模拟部分的线路都必须经过桥，桥的开口大小应该刚好满足所需导线通过的要求，这样数据信号的回流就可以通过桥直接返回，避免了绕圈寻求返回路径而造成对其它信号

9、的干扰。此平台的PCB设计中，AD部分和DA部分的地也是隔离的。3.2 镜像层分割应注意的几个问题3.2.1 隔离层重叠多层PCB中，通常会通过镜像层分割来隔离不同的电源。一般情况下，与这些电源相对应的地层也是相互隔离的，即每个电源都有自己独立的参考层。PCB设计时必须保证不发生隔离层重叠的情况。举个例子，绝大部分多层PCB中，模拟部分和数字部分的电源和地层都是分离的，PCB设计的时候不能让模拟电源层和数字地层在空间上重叠，如图3所示。如果出现重叠的隔离层，就会在重叠区域形成一个小的平板电容C1，这个电容会让RF能量从一个层传输到另一个隔离的、静止的和独立的层，降低隔离的有效性。图3 隔离层重

10、叠3.2.2 去耦电容放置图4 镜像层分割后去耦电容的放置为了滤除高速器件产生的高频噪声，电路板上有很多的去耦电容。如果在PCB上有镜像层分割的话，布线时可能会出现去耦电容的地管脚并不是与其相对应的地层而是同别的参考地层相连的情况。这种错误可能经常会发生，其结果同隔离层重叠一样，导致噪声从一层耦合到另一层，并且解决起来比较麻烦，所以必须在设计阶段避免。仍以数模混合电路来举例，模拟电源通过铁氧体磁珠I1从数字部分引入，C1为数字部分的去耦电容。图4a中C1的电源管脚同数字电源相连而地管脚同模拟地相连，为错误的连接方式，导致数字高频噪声耦合到比较敏感的模拟部分，图4b为正确的去耦电容连接方式。3.

11、2.3 桥的错误利用所有由数字部分到模拟部分的线路都必须通过桥，而不能如图5那样跨越分割。这是因为：图5 桥的错误用法因为沟的存在，信号回流无法跨越两个参考层，这样就必须找到其它路径返回驱动端，其结果是使得信号回流面积增大，最直接的后果是导致了对外辐射的增加，使得系统的电磁兼容性能恶化。信号线条上的信号跨越裂缝区时信号完整性被破坏，信号在跨越裂缝区时，导致信号幅度的衰减。随着缝宽的增加，衰减幅度会加大，而且信号的上升沿会变缓，上升时间会增加。假若有两条信号线跨越这条沟，那么它们的回流会寻找其它的返回路径，这样虽然两条信号线之间是分离的，但它们的回流却并不分离，造成相互串扰。4、局部接地层局部接

12、地层属于镜像层的一部分，是置于PCB器件（顶）层上的一块敷铜，与PCB内部接地层直接相连，用于捕获一些关键芯片（如振荡器）内部产生的RF磁通量或者用作电源散热。通常芯片如果需要局部接地层，芯片制造商会在数据手册中给出一些比较好的建议。为了得到良好的性能，振荡器、晶振和时钟支撑电路都应该被安装在这样一个单独的局部接地层上。如果振荡器的封装是一个金属壳，由于振荡器类型的不同，封装内部产生的射频电流可能很大，以至于它的接地管脚无法有效地将该大电流（为管脚引线电感）以低损耗方式引到地，于是这个金属盒变成了一个单极性天线。如果振荡器是表面安装器件，上述情况会变得更糟，因为SMT封装通常是塑料，阻止了RF

13、电流被引向接地点，封装内部产生的RF电流能够辐射到自由空间并耦合到其它器件。振荡器一般都会驱动时钟缓冲器，这种缓冲器通常是超高速、快边缘速率的器件，会产生大量RF电流，可能导致电路功能失效。如果在振荡器和时钟电路下安装局部接地层，就可以提供一个镜像层，捕获振荡器内部和相关电路产生的RF能量，这样就减少了RF辐射。图6是一个局部接地层的例子。局部接地层位于PCB顶层上，通过振荡器和时钟驱动器件的地管脚以及一些地通孔与内部接地层直接相连。为了给振荡器提供一个较为稳定可靠的电源，进入振荡器的电压使用铁氧体磁珠I1和电容C2进行滤波。铁氧体磁珠I1本质上是一个大的RF电阻，用来阻止外部的RF能量进入振

14、荡器，而电容C2为RF电流提供了另外一条流向地平面的低阻抗通道。图6 用作抑制RF噪声的局部接地层一些电源也要求有局部接地层来散热。图7是某测试平台上电源TPS54810的PCB设计方案。TPS54810是TI公司生产的一种DC-DC调节器，输入电压为5V，输出电压从0.9V到3.3V可调，精度可达到1以内，其部分管脚使用说明如表1所示。在本测试平台中TPS54810输出电压为1.2V，通过内部电源层供给FPGA。由于TPS54810输出电流较大，最大可高达8A，功率较大，所以PCB设计时必须解决好散热问题，器件手册中推荐图7所示在器件封装下边增加热盘垫并利用通孔和内部的地层相连来散热。在本设

15、计中为了器件散热效果更好，能够更稳定地工作，进一步扩展了敷铜面积，并额外增加了23个直径较大的通孔与PCB内部地层相连。图中用于输入电压去耦的C1、C2为10uF的陶瓷电容，应尽可能地靠近器件。I1为铁氧体磁珠，用于滤除输出电压中的高频噪声，将输出电流引向平面4再通过通孔引入内部1.2V电源层供给FPGA，3个22uF的大电容（C3、C4、C5）用于旁路低频噪声。表1 TPS54810的部分管脚功能说明管脚编号管脚名称管脚说明1AGND模拟地，应将散热盘垫连接到模拟地6-14PH输出管脚15-19PGND电源地，为了降低和模拟地之间的噪声，将二者相连20-24VIN输入管脚，在靠近封装的地方用一个高