计算机组成原理.docx

1、计算机组成原理一、算术逻辑运算实验（上，下）一实验目的1了解运算器的组成结构。2掌握运算器的工作原理。3学习运算器的设计方法。4掌握简单运算器的数据传送通路。5验证运算功能发生器74LS181的组合功能。二实验设备TDN-CM+或TDN-CM+教学实验系统一套。三实验原理实验中所用的运算器数据通路图如图2.6-1。图中所示的是由两片74LS181芯片以并/串形式构成的8位字长的运算器。右方为低4位运算芯片，左方为高4位运算芯片。低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位运算中。低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出引至外部

2、。两个芯片的控制端S0S3和M各自相连，其控制电平按表2.6-1。为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273实现）来锁存数据。要将内总线上的数据锁存到DR1或DR2中，则锁存器74LS273的控制端LDDR1或LDDR2须为高电平。当T4脉冲来到的时候，总线上的数据就被锁存进DR1或DR2中了。为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245实现）。若要将运算结果输出到总线上，则要将三态门74LS245的控制端ALU-B置低电平。否则输出高阻态。数据输入单元(实验板上印有INPUTDEVICE)用以给出参

3、与运算的数据。其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。总线数据显示灯（在BUSUNIT单元中）已与内总线相连，用来显示内总线上的数据。控制信号中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至“W/RUNIT”单元中的相应时序信号引出端，因此，需要将“W/RUNIT”单元中的T4接至“STATEUNIT”单元中的微动开关KK2的输出端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控

4、制信号则使用“SWITCHUNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。四实验步骤1按图2.6-2连接实验电路并检查无误。图中将用户需要连接的信号线用小圆圈标明（其它实验相同，不再说明）。2开电源开关。3用输入开关向暂存器DR1置数。拨动输入开关形成二进制数01100101（或其它数值）。（数据显示灯亮为0，灭为1）。

5、使SWITCHUNIT单元中的开关SW-B=0（打开数据输入三态门）、ALU-B=1（关闭ALU输出三态门）、LDDR1=1、LDDR2=0。按动微动开关KK2，则将二进制数01100101置入DR1中。4用输入开关向暂存器DR2置数。拨动输入开关形成二进制数10100111（或其它数值）。SW-B=0、ALU-B=1保持不变，改变LDDR1、LDDR2，使LDDR1=0、LDDR2=1。按动微动开关KK2，则将二进制数10100111置入DR2中。5检验DR1和DR2中存的数是否正确。关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），并使LDDR1=0、LDDR2=

6、0，关闭寄存器。置S3、S2、S1、S0、M为1、1、1、1、1，总线显示灯则显示DR1中的数。置S3、S2、S1、S0、M为1、0、1、0、1，总线显示灯则显示DR2中的数。6改变运算器的功能设置，观察运算器的输出。SW-B=1、ALU-B=0保持不变。按表2-2置S3、S2、S1、S0、M、Cn的数值，并观察总线显示灯显示的结果。例如：置S3、S2、S1、S0、M、Cn为1、0、0、1、0、1，运算器作加法运算。置S3、S2、S1、S0、M、Cn为0、1、1、0、0、0，运算器作减法运算。7验证74LS181的算术运算和逻辑运算功能（采用正逻辑） 在给定DR1=65、DR2=A7的情况下，

7、改变运算器的功能设置，观察运算器的输出，填入下表中，并和理论分析进行比较、验证。 二、静态随机存储器实验（上，下）一实验目的掌握静态随机存储器RAM工作特性及数据的读写方法。二实验设备1TDN-CM+或TDN-CM+教学实验系统一台。2PC微机（或示波器）一台。三实验原理实验所用的半导体静态存储器电路原理如图3.6-1所示，实验中的静态存储器由一片6116（2K8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯AD0AD7与地址线相连，显示地址线内容。数据开关经一个三态门（74LS245）连至数据总线，分时给出地址和数据。因地址寄存器为8位，所以接入6116的地址

8、为A7A0，而高三位A8A10接地，所以其实际容量为256字节。6116有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=0）时，OE=0时进行读操作，WE=0时进行写操作。本实验中将OE常接地，在此情况下，当CE=0、WE=0时进行读操作，CE=0、WE=1时进行写操作，其写时间与T3脉冲宽度一致。实验时将T3脉冲接至实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCHUNIT”单元的二进制开关模拟，其中SW-B为低电平有效，LDAR为高电平有效。四实验步骤(1)形成时钟脉冲信号T3。具体接线方法和操作步骤如下：接通电源，用示波器

9、接入方波信号源的输出插孔H23，调节电位器W1及W2，使H23端输出实验所期望的频率及占空比的方波。将时序电路模块（STATEUNIT）单元中的和信号源单元（SIGNALUNIT）中的H23排针相连。在时序电路模块中有两个二进制开关“STOP”和“STEP”。将“STOP”开关置为“RUN”状态、“STEP”开关置为“EXEC”状态时，按动微动开关START，则TS3端即输出为连续的方波信号，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号。当“STOP”开关置为“RUN”状态、“STEP”开关置为“STEP”状态时，每按动一次微动开关START，则T3输出一个单脉冲，其脉冲宽度

10、与连续方式相同。若用PC联机软件中的示波器功能也能看到波形，可以代替真实示波器。(2)按图3.6-2连接实验线路，仔细查线无误后接通电源。(3)写存储器给存储器的00、01、02、03、04地址单元中分别写入数据11H、12H、13H、14H、15H。由上面的存储器实验原理图（图 3.6-2）看出，由于数据和地址全由一个数据开关来给出，这就要分时地给出。下面的写存储器要分两个步骤：第一步写地址，先关掉存储器的片选（CE=1），打开地址锁存器门控信号（LDAR=1），打开数据开关三态门（SW-B=0），由开关给出要写存储单元的地址，按动START产生T3脉冲将地址打入到地址锁存器，第二步写数据，

11、关掉地址锁存器门控信号（LDAR=0），打开存储器片选，使处于写状态（CE=0，WE=1），由开关给出此单元要写入的数据，按动START产生T3脉冲将数据写入到当前的地址单元中。写其它单元依次循环上述步骤。写存储器流程如图所示：（以向00号单元写入11H为例）。4)读存储器依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，读每个单元也需要两步，第一步写地址，先关掉存储器的片选（CE=1），打开地址锁存器门控信号（LDAR=1），打开数据开关三态门（SW-B=0），由开关给出要写存储单元的地址，按动START产生T3脉冲将地址打入到地

12、址锁存器；第二步读存储器，关掉地址锁存器门控信号（LDAR=0），关掉数据开关三态门（SW-B=1），片选存储器，使它处于读状态（CE=0，WE=0），此时数据总线上显示的数据即为从存储器当前地址中读出的数据内容。读其它单元依次循环上述步骤。读存储器操作流程如图所示：（以从00号单元读出11H数据为例）。 三、总线基本实验（上，下）一实验目的1理解总线的概念及其特性。2掌握总线传输控制特性。二实验设备TDN-CM+计算机组成原理教学实验系统一台。3实验原理 实验所用总线传输实验框图如图4-1所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，

13、按照传输要求恰当有序的控制它们，就可实验总线信息传输。总线基本实验要求如下：根据挂在总线上的几个基本部件，设计一个简单的流程：输入设备将一个数打入R0寄存器。输入设备将另一个数打入地址寄存器。将R0寄存器中的数写入到当前地址的存储器中。将当前地址的存储器中的数用LED数码管显示。4实验步骤（1）按照下图实验接线图进行连线。（2）实验的具体操作步骤图如图5.4-3所示。首先应关闭所有三态门（SW-B=1,CS=1,R0-B=1,LED-B=1），并将关联的信号置为LDAR=0，LDR0=0，W/R（RAM）=1，W/R（LED）=1。然后参照如下操作流程，先给数据开关置数，打开数据输出三态门，拨

14、动LDR0控制信号做010动作，产生一个上升沿将数据打入到R0中；然后继续给数据开关置数，拨动LDAR控制信号作010动作，产生一个上升沿江数据打入到AR中；关闭数据开关三态门，打开R0寄存器输出控制，是存储器处于写入状态（W/R=0、CS=0），将R0中的数写到存储器中；关闭存储器片选，关闭R0寄存器输出，使存储器处于读状态（W/R=1、CS=0），打开LED片选，拨动LED的W/R控制信号做101动作，产生一个沿将数据打入到LED中。四、具有中断功能的模型机设计与实现（上，下）1、实验目的1、掌握中断的概念及实现中断的过程。2、综合应用所学计算机原理知识，设计并实现具有中断功能的计算机。二

15、、实验设备1、硬件：Yy-z02计算机组成原理教学实验系统一台，排线若干。 2、软件： Yy-z02计算机组成原理实验虚拟仿真软件。三、实验要求1、设计一个指令系统，并基于此编写一个测试程序及中断服务程序，用于实现中断功能。2、主程序功能为从开关输入一个数据，中断服务程序功能为对此数据执行1操作，并输出到输出设备显示。四、实验原理1、中断的概念2、中断的实现3、模型机中断系统4、与中断相关的指令1、中断的概念：所谓中断，是指CPU在执行当前程序的过程中，由于某种特殊的原因或事故，使得CPU暂时中止当前程序的执行（即中断），转去执行处理该事故的程序（中断服务程序），处理完之后，再返回刚才的断点处

16、，继续执行。2、中断的实现：中断申请：外部中断源向CPU申请中断实现：CPU的中断系统保存中断请求（INTR）中断响应：CPU在条件满足时，响应中断请求。3、模型机中断系统：中断请求信号： INT_EX、INT中断使能信号：INT_E中断响应信号：INT_R中断向量：由8位中断向量开关经过缓冲器送至总线中断控制逻辑：4、与中断相关的指令STI：开中断CLI：关中断IRET：中断返回HALT：动态停机指令5、实验步骤1、根据实验的要求，设计指令系统，并编写测试程序、中断服务程序和微程序。2、确定模型机需要的功能模块，并设计连线图。3、联机装入程序和微程序，并校验。4、运行程序，检验结果。注意：外部中断信号INT_EX的模拟产生：实验仪：使用单脉冲开关KK产生虚拟仿真软件：使用“INT”按钮产生