ImageVerifierCode 换一换
格式:DOCX , 页数:10 ,大小:1.86MB ,
资源ID:12775404      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/12775404.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(实验五计时器和倒计时的系统设计.docx)为本站会员(b****1)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

实验五计时器和倒计时的系统设计.docx

1、实验五计时器和倒计时的系统设计实验五-计时器和倒计时的系统设计桂林电子科技大学实验报告2015-2016学年第二学期开 课 单 位 海洋信息工程学院 适用年级、专业 13级电子信息工程 课 程 名 称 EDA技术与应用 主 讲 教 师 覃琴 实 验 名 称 计时器和倒计时器系统设计 学 号 1316030515 姓 名 魏春梅 实验五 计时器和倒计时的系统设计一、实验目的1掌握用Verilog HDL文本输入法设计计时电路的方法,并听歌电路仿真和硬件验证,进一步了解计时器的功能和特性。2掌握用Verilog HDL文本输入法设计倒计时电路的方法,并听歌电路仿真和硬件验证,进一步了解倒计时器的功

2、能和特性。二、实验原理1计时器24小时计时器的电路框图如图8.1所示。24小时计时器由2个60进制加计数器和1个24进制加计数器构成,输入CLK为1Hz(s)的时钟,经过60进制加计数后产生1分钟的进位时钟信号,在进过60进制加计数后产生1小时的进位时钟信号送给24进制加计数器进行加计数,当加计数达到23:59:59后,再来一个秒脉冲,产生时的进位输出,将两个60进制加计数器和一个24进制加计数器的输出送数码管显示。得到计时器的显示结果,其中秒脉冲有EDA实训仪上的20MHz晶振分频得到。2倒计时器24小时倒计时器的电路图8.2如下 24小时倒计时器有2个60进制减计数器和一个24进制减计数器

3、构成,输入CLK为1Hz(s)的时钟,经过60进制减计数产生1分钟的借位时钟信号,再经过60进制减计数后产生1小时的借位时钟信号24进制减计数器进行减计数,当减计数到达00:00:00后,产生时的借位输出,同时24小时进制减计数器进行减计数,并发出提醒信号,将两个60进制减计数器和一个24进制减计数器的输出送数码管显示,得到倒计时的显示结果,其中,秒脉冲有EDA实训仪上的20MHz晶振分频得到。三、实验设备1EDA实训仪一台2计算机一台(装有Quartus 2软件)四、实验内容1计时器 在Quartus 2软件中,按照实验原理中24小时计时器的电路框图,用Verilog HDL编程设计计时器电

4、路,然而进行编辑编译、仿真、引脚设定,并下载到EDA实训仪中进行验证。 注:用EDA实训仪上的20MHz晶振作为计时器时钟输入端,按键S8S6分别作为计时器的校时、校分、校秒输入端,拨动开关S0作为计时器的清零输入端,拨动开关S1作为计时器的暂停输入端,用数码管SEG5SEG0分别作为时、分、秒的输出端,用发光二极管L0作为进位输出端COUT。2倒计时器在Quartus 2软件中,按照实验原理中24小时倒计时器的电路框图,用Verilog HDL编程设计倒计时器电路,然后进行编辑、编译、仿真、引脚的锁定,并下载到EDA实训仪中进行验证。注:用EDA实训仪上的20MHz晶振作为计时器时钟输入端,

5、按键S8S6分别作为计时器的校时、校分、校秒输入端,拨动开关S0作为计时器的清零输入端,拨动开关S1作为计时器的暂停输入端,用数码管SEG5SEG0分别作为时、分、秒的输出端,用发光二极管L0作为进位输出端COUT。五、实验预习要求1复习理论课本有关计数器的内容,并认真阅读实验指导书,分析、掌握实验原理,熟悉理论课本中Quartus 2软件的使用方法。2按照实验内容的要求,编写相应的实验程序,写出相应的实验步骤。实验步骤1建立工程文件jishiqi。新建Verilog HDL文件编写60进制和24进制加减计时器。2建立波形仿真。3编译下载(1)源程序(4)二十四进制波形仿真图(5)计时器原理图

6、(6)计时器原理图波形仿真波形图中红色圆圈为延时区域。当clrn为高电平时,清零(7)结果图六、实验总结1总结用Verilog HDL进行分频器和计数器电路设计的方法。此次实验为计时器。Clk是秒时钟输入端;clrn是清除输入端,低电平有效。Jm,jf,js是校正秒,分,时的输入端。下降沿有效;qm7.0、qf7.0、qs7.0分别是秒、分、时的输出端,当sel为1时,为计时器,当sel为0时,为到计时器。Cout是脉冲输出端。2对本次实验进行总结 由仿真结果得知clrn为高电平时,输出为0。当clrn为低电平时,sel为1时,qm7.0、qf7.0进行从0到59加法计数;qs7.0进行从0到23加法计数。Sel为0的时候,qm7.0、qf7.0进行从0到59减法计数;qs7.0进行从0到23减法计数。这次的实验在完成程序仿真调试过程中,出现了很多小问题,这些问题虽然简单,但真正解决起来还是比较棘手的。例如,仿真不出波形。后面发现是要设置成16进制的状态下。波形出来后,发现只实现时间加,而减法没有用到。经过检查原来是在源程序里忘记加sel的语句了。数码管显示时、分、秒的位置错乱,或者是某一位数码管不亮,原来是pin设置错误,为了解决这个问题,又重新设置pin。

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1