TIDSP2812中文手册范本.docx

1、TIDSP2812中文手册范本第1章 芯片结构及性能概述TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片，其主流产品分为四个系列：C20x、C24x、C27x和C28x。C20x可用于通信设备、数字相机、嵌入式家电设备等；C24x主要用于数字马达控制、电机控制、工业自动化、电力转换系统等。近年来，TI公司又推出了具有更高性能的改进型C27x和C28x系列芯片，进一步增强了芯片的接口能力和嵌入功能，从而拓宽了数字信号处理器的应用领域。TMS320C28x系列是TI公司最新推出的DSP芯片，是目前国际市场上最先进、功能最强大的32位定点DSP芯片。它既具有数字信号处理能力

2、，又具有强大的事件管理能力和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。本章将介绍TMS320C28x系列芯片的结构、性能及特点，并给出该系列芯片的引脚分布及引脚功能。1.1 TMS320C28x系列芯片的结构及性能C28x系列的主要片种为TMS320F2810和TMS320F2812。两种芯片的差别是：F2812含128K16位的片Flash存储器，有外部存储器接口，而F2810仅有64K16位的片Flash存储器，且无外部存储器接口。其硬件特征如表1-1所示。表1-1 硬件特征特 征F2810F2812

3、指令周期（150MHz）6.67ns6.67nsSRAM（16位/字）18K18K3.3V片Flash（16位/字）64K128K片Flash/SRAM的密钥有有Boot ROM有有掩膜ROM有有外部存储器接口无有事件管理器A和B（EVA和EVB）EVA、EVBEVA、EVB *通用定时器44 *比较寄存器/脉宽调制1616 *捕获/正交解码脉冲电路6/26/2看门狗定时器有有12位的ADC有有 *通道数1616续表特 征F2810F281232位的CPU定时器33串行外围接口有有串行通信接口（SCI）A和BSCIA、SCIBSCIA、SCIB控制器局域网络有有多通道缓冲串行接口有有数字输入/

4、输出引脚（共享）有有外部中断源33供电电压核心电压1.8VI/O电压3.3V核心电压1.8VI/O电压3.3V封装128针PBK179针GHH，176针PGF温度选择 A：-40 +85 S：-40 +125PBK仅适用于TMSPGF和GHH仅适用于TMS产品状况产品预览（PP）高级信息（AI）产品数据（PD）AI（TMP）AI（TMP）注： “S”是温度选择（-40 +125）的特征化数据，仅对TMS是适用的。 产品预览（PP）：在开发阶段的形成和设计中与产品有关的信息，特征数据和其他规格是设计的目标。TI保留了正确的东西，更换或者终止了一些没有注意到的产品。高级信息（AI）：在开发阶段的取

5、样和试制中与新产品有关的信息，特征数据和其他规格用以改变那些没有注意到的东西。产品数据（PD）：是当前公布的数据信息，产品遵守TI的每项标准保修规格，但产品加工不包括对所有参数的测试。 TMP：最终的硅电路小片，它与器件的电气特性相一致，但是没有进行全部的品质和可靠性检测。C28x系列芯片的主要性能如下。1 高性能静态CMOS（Static CMOS）技术150MHz（时钟周期6.67ns）低功耗（核心电压1.8V，I/O口电压3.3V）Flash编程电压3.3V2 JTAG边界扫描（Boundary Scan）支持3 高性能的32位中央处理器（TMS320C28x）16位16位和32位32位

6、乘且累加操作16位16位的两个乘且累加哈佛总线结构（Harvard Bus Architecture）强大的操作能力迅速的中断响应和处理统一的寄存器编程模式可达4兆字的线性程序地址可达4兆字的数据地址代码高效（用C/C+或汇编语言）与TMS320F24x/LF240x处理器的源代码兼容4 片存储器8K16位的Flash存储器1K16位的OTP型只读存储器L0和L1：两块4K16位的单口随机存储器（SARAM）H0：一块8K16位的单口随机存储器M0和M1：两块1K16位的单口随机存储器5 根只读存储器（Boot ROM）4K16位带有软件的Boot模式标准的数学表6 外部存储器接口（仅F281

7、2有）有多达1MB的存储器可编程等待状态数可编程读/写选通计数器（Strobe Timing）三个独立的片选端7 时钟与系统控制支持动态的改变锁相环的频率片振荡器看门狗定时器模块8 三个外部中断9 外部中断扩展（PIE）模块可支持96个外部中断，当前仅使用了45个外部中断10128位的密钥（Security Key/Lock）保护Flash/OTP和L0/L1 SARAM防止ROM中的程序被盗113个32位的CPU定时器12马达控制外围设备两个事件管理器（EVA、EVB）与C240兼容的器件13串口外围设备串行外围接口（SPI）两个串行通信接口（SCIs），标准的UART改进的局域网络（eCA

8、N）多通道缓冲串行接口（McBSP）和串行外围接口模式1412位的ADC，16通道28通道的输入多路选择器两个采样保持器单个的转换时间：200ns单路转换时间：60ns15最多有56个独立的可编程、多用途通用输入/输出（GPIO）引脚16高级的仿真特性分析和设置断点的功能实时的硬件调试17开发工具ANSI C/C+编译器/汇编程序/连接器支持TMS320C24x/240x的指令代码编辑集成环境DSP/BIOSJTAG扫描控制器（TI或第三方的）硬件评估板18低功耗模式和节能模式支持空闲模式、等待模式、挂起模式停止单个外围的时钟19封装方式带外部存储器接口的179球形触点BGA封装带外部存储器接

9、口的176引脚低剖面四芯线扁平LQFP封装没有外部存储器接口的128引脚贴片正方扁平PBK封装20温度选择A：-40 +85S：-40 +125C28x系列芯片的功能框图如图1-1所示。代码保护的模块图1-1 C28x功能框图注：+ 器件上提供96个中断，45个可用；+ XINTF在F2810上不可用。1.2 引脚分布及引脚功能TMS320F2812芯片的封装方式为179引脚GHH球形网格阵列BGA（Ball Grid Array）封装和176引脚PGF低剖面四芯线扁平LQFP（Low-profile Quad）封装，其引脚分布分别如图1-2（BGA封装底视图）和图1-3（LQFP封装顶视图）

10、所示。TMS320F2810芯片的封装方式为128引脚PBK LQFP封装，其引脚分布情况如图1-4（顶视图）所示。表1-2详细描述了芯片F2810和F2812的引脚功能及信号情况。所有输入引脚的电平均与TTL兼容；所有引脚的输出均为3.3V CMOS电平；输入不能承受5V电压；上拉电 流/下拉电流均为100A。所有引脚的输出缓冲器驱动能力（有输出功能的）典型值是4mA。图1-2 179引脚BGA封装底视图图1-3 176引脚LQFP封装顶视图图1-4 128引脚PBK封装顶视图表1-2 引脚功能和信号情况名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PB

11、K封装XINTF信号（只限于F2812）XA18D7158O/ZXA17B7156O/ZXA16A8152O/ZXA15B9148O/ZXA14A10144O/ZXA13E10141O/ZXA12C11138O/Z19位地址总线XA11A14132O/ZXA10C12130O/ZXA9D14125O/ZXA8E12125O/ZXA7F12121O/ZXA6G14111O/ZXA5H13108O/ZXA4J12103O/ZXA3M1185O/ZXA2N1080O/ZXA1M243O/ZXA0G518O/ZXD15A9147I/O/ZPU16位数据总线XD14B11139I/O/ZPUXD13J1

12、097I/O/ZPUXD12L1496I/O/ZPUXD11N974I/O/ZPUXD10L973I/O/ZPUXD9M868I/O/ZPUXD8P765I/O/ZPUXD7L554I/O/ZPUXD6L339I/O/ZPUXD5J536I/O/ZPUXD4K333I/O/ZPUXD3J330I/O/ZPUXD2H527I/O/ZPUXD1H324I/O/ZPUXD0G321I/O/ZPU续表名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装XINTF信号（仅F2812）XMP/F117IPU可选择微处理器/微计算机模式。可以在两者之间切换。为高电平

13、时外部接口上的区域7有效，为低电平时区域7无效，可使用片的Boot ROM功能。复位时该信号被锁存在XINTCNF2寄存器中，通过软件可以修改这种模式的状态。此信号是异步输入，并与XTIMCLK同步E7159IPU外部DMA保持请求信号。为低电平时请求XINTF释放外部总线，并把所有的总线与选通端置为高阻态。当对总线的操作完成且没有即将对XINTF进行访问时，XINTF释放总线。此信号是异步输入并与XTIMCLK同步K1082O/Z外部DMA保持确认信号。当XINTF响应的请求时呈低电平，所有的XINTF总线和选通端呈高阻态。和信号同时发出。当有效（低）时外部器件只能使用外部总线P144O/Z

14、XINTF区域0和区域1的片选，当访问XINTF区域0或1时有效（低）P1388O/ZXINTF区域2的片选。当访问XINTF区域2时有效（低）B13133O/ZXINTF区域6和7的片选。当访问区域6或7时有效（低）N1184O/Z写有效。有效时为低电平。写选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定M342O/Z读有效。低电平读选通。读选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定。注意：和是互斥信号XR/N451O/Z通常为高电平，当为低电平时表示处于写周期，当为高电平时表示处于读周期续表名 字

15、引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装XREADYB6161IPU数据准备输入，被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步输入。在同步模式中，XINTF接口块在当前周期结束之前的一个XTIMCLK时钟周期要求XREADY有效。在异步模式中，在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关JTAG和其他信号X1/XCLKINK97758I振荡器输入/部振荡器输入，该引脚也可以用来提供外部时钟。28x能够使用一个外部时钟源

16、，条件是要在该引脚上提供适当的驱动电平，为了适应1.8V核数字电源（VDD），而不是3.3V的I/O电源（VDDIO）。可以使用一个嵌位二极管去嵌位时钟信号，以保证它的逻辑高电平不超过VDD（1.8V或1.9V）或者去使用一个1.8V的振荡器X2M97657I振荡器输出XCLKOUTF1111987O源于SYSCLKOUT的单个时钟输出，用来产生片和片外等待状态，作为通用时钟源。XCLKOUT与SYSCLKOUT的频率或者相等，或是它的1/2，或是1/4。复位时XCLKOUT = SYSCLKOUT/4TESTSELA1313497IPD测试引脚，为TI保留，必须接地D6160113I/OPU

17、器件复位（输入）及看门狗复位（输出）。器件复位，XRS使器件终止运行，PC指向地址0x3F FFC0（注：0xXX XXXX中的0x指出后面的数是十六进制数。例如0x3F FFC0=3FFFC0h）当XRS为高电平时，程序从PC所指出的位置开始运行。当看门狗产生复位时，DSP将该引脚驱动为低电平，在看门狗复位期间，低电平将持续512个XCLKIN周期。该引脚的输出缓冲器是一个带有部上拉（典型值100mA）的开漏缓冲器，推荐该引脚应该由一个开漏设备去驱动TEST1M76751I/O测试引脚，为TI保留，必须悬空TEST2N76650I/O测试引脚，为TI保留，必须悬空续表名 字引脚号I/O/ZP

18、U/PDS说 明179针GHH封装176针PGF封装128针PBK封装B1213598IPD有部上拉的JTAG测试复位。当它为高电平时扫描系统控制器件的操作。若信号悬空或为低电平，器件以功能模式操作，测试复位信号被忽略注意：在上不要用上拉电阻。它部有上拉部件。在强噪声的环境中需要使用附加上拉电阻，此电阻值根据调试器设计的驱动能力而定。一般取22k即能提供足够的保护。因为有了这种应用特性，所以使得调试器和应用目标板都有合适且有效的操作TCKA1213699IPUJTAG测试时钟，带有部上拉功能TMSD1312692IPUJTAG测试模式选择端，有部上拉功能，在TCK的上升沿TAP控制器计数一系列

19、的控制输入TDIC1313196IPU带上拉功能的JTAG测试数据输入端。在TCK的上升沿，TDI被锁存到选择寄存器、指令寄存器或数据寄存器中TDOD1212793O/ZJTAG扫描输出，测试数据输出。在TCK的下降沿将选择寄存器的容从TDO移出EMU0D11137100I/O/ZPU带上拉功能的仿真器I/O口引脚0，当为高电平时，此引脚用作中断输入。该中断来自仿真系统，并通过JTAG扫描定义为输入/输出EMU1C9146105I/O/ZPU仿真器引脚1，当为高电平时，此引脚输出无效，用作中断输入。该中断来自仿真系统的输入，通过JTAG扫描定义为输入/输出ADC模拟输入信号ADCINA7B51

20、67119I采样/保持A的8通道模拟输入。在器件未上电之前ADC引脚不会被驱动ADCINA6D5168120IADCINA5E5169121IADCINA4A4170122IADCINA3B4171123IADCINA2C4172124IADCINA1D4173125IADCINA0A3174126I续表名 字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK封装ADCINB7F599I采样/保持B的8通道模拟输入。在器件未上电之前ADC引脚不会ADCINB6D188IADCINB5D277IADCINB4D366IADCINB3C155IADCINB2B14

21、4IADCINB1C333IADCINB0C222IADCREFPE21111OADC参考电压输出（2V）。需要在该引脚上接一个低ESR（50m1.5）的10F瓷旁路电容，另一端接至模拟地ADCREFME41010OADC参考电压输出（1V）。需要在该引脚上接一个低ESR（50m1.5）的10F瓷旁路电容，另一端接至模拟地ADCRESE-XTF21616OADC外部偏置电阻（24.9k）ADCBGREFNE6164116I测试引脚，为TI保留，必须悬空AVSSREFBGE31212IADC模拟地AVDDREFBGE11313IADC模拟电源（3.3V）ADCLOB3175127I普通低侧模拟输入VSSA1F31515IADC模拟地VSSA2C5165117IADC模拟地VDDA1F41414IADC模拟电源（3.3V）VDDA2A5166118IADC模拟电源（3.3V）VSS1C6163115IADC数字地VDD1A6162114IADC数字电源（1.8V）VDDAIOB211I/O模拟电源（3.3V）VSSAIOA2176128I/O模拟地电源信号VDDH123201.8V或1.9V核心数字电源VDDL13729VDDP55642VDDP97556VDDP1263VDDK1210074VDDG1211282VDDC1411282VDDB10143102VDDC8154110