微型计算机技术复习汇总.docx

1、微型计算机技术复习汇总微型计算机技术复习考点汇总1、 微处理器 是由一片或几片大规模集成电路组成的中央处理部件，包括运算器、控制器和一定数量的寄存器。 微型计算机 是指以微处理器为基础，配以内存储器和输入输出接口电路和辅助电路构成的一个相对独立的电路系统。 微型计算机系统 是指微型计算机在配以相应的外围设备（如键盘、鼠标、显示器、光驱、硬盘等），以及电源、机箱等硬件基础上，安装必要的软件构成的系统。2、微机分类方法 按字长分类：即按照微处理器单次处理的数据长度为分类标准，可分为4位，8位，16位，32位，64位微处理器。 按照系统规模分类：单片机，单板机，个人计算机。3、冯诺依曼体系结构： 1

2、.以二进制形式表示指令和数据 2.程序和数据事先存放在存储器中计算机在工作时能高速的从存储器中取出指令并加以执行 3.计算机系统包括五个主要的部分，即运算器、控制器、存储器、输入设备和输出设备。4、微型计算机结构上看主要可以分为三个大的部分，即微处理器、输入/输出接口、存储器： 微处理器：由大规模/超大规模集成电路构成，是微型计算机的核心部件，包含了运算器和控制器的功能。 输入/输出接口：是微处理器与外部输入/输出设备交换数据的通道，主要完成信号转换、地址标识、数据缓冲等功能。存储器：是微型计算机的记忆功能部件，用于存储微机系统的数据和程序。按照与微处理器连接方式的不同可以分为两类，通过地址总

3、线直接与微处理器连接的存储器为内存储器，通常是RAM或ROM；通过输入/输出接口与微处理器连接的存储器为外存储器，通常为硬盘、光盘等设备。5、微机的三总线结构 在微型计算机中采用总线结构连接微处理器、输入/输出接口、内存储器等部件，它们之间的信息传递通过总线进行。所谓总线（BUS），就是计算机中各功能部件间传送信息的公共通道，它是微型计算机的重要组成部分。总线结构使微机具有结构简单，易于维护和扩展等优点，它是微型计算机的一个重要特点。 按照功能不同，总线一般分为三类： 数据总线（DB，Data Bus）； 地址总线（AB，Address Bus）； 控制总线（CB，Control Bus）。6

4、、微处理器对指令的执行大致可分为三个步骤: 取指令：微处理器从存储器中将指令读取到微处理器内部，读取指令首先要确定指令所在的地址，这个地址由微处理器内部的指令指针寄存器存放 分析指令：也称为指令译码，微处理器通过分析读取的指令了解指令的功能和操作对象等，为下步执行做准备。 执行指令：根据指令分析的结果，微处理器发出一系列控制信号，指挥各部件完成该指令的功能，这样一条指令的执行就结束了。接着微处理器读取下一条指令进入下一个指令周期。7、进制转换 假设一种数的进制为Y进制，则其各位数量级就是YX （X表示该位与小数点之间的距离关系），Y进制数an-1an-2a1a0. a-1a-2a-m所表示的数

5、值大小N=an-1Yn-1+an-2Yn-2+a1Y1+a0Y0+ a-1Y-1+a-2Y-2+a-mY-m 其中：a：被称为数码Y：被称为基数，它表示数码的个数X：被称为位权，它表示不同位置数码的数量级。 8、有符号数 常用表示法 原码、反码、补码原码表示法：符号 + 绝对值（0的表示不唯一）反码表示法：正数的反码同原码，负数的反码数值位与原码相反（0的表示不唯一）补码表示法：正数的补码：同原码 负数的补码：（1）写出与该负数相对应的正数的补码（2）按位求反（3）末位加一（取反加一）9、微处理器是微型计算机的核心部件，也称为中央处理单元，简称CPU（Central Processing Un

6、it）。它负责微型计算机中各部件的协调，完成指令的执行和数据处理工作。 其主要功能包括：指令控制：指令执行顺序 操作控制：各部件功能协调 时序控制：各信号时序 数据加工：算术/逻辑运算10.微处理器的主要性能指标包括： 工作频率、处理器字长、前端总线速度地址总线宽度、数据总线宽度、高速缓冲容量和级数、生产工艺等11.8086微处理器从功能划分由两个功能部件构成： 1.执行部件EU（Execution Unit ），主要实现指令和数据处理功能 2.总线接口部件BIU（Bus Interface Unit ），主要实现与外界交换数据的功能12.段寄存器 逻辑地址（LA）与物理地址（PA）的转换需要

7、作如下计算： 20位物理地址(PA)=（16位段地址）16（16位偏移地址）13.控制寄存器 指令指针寄存器IP是一个16位的寄存器，主要用于存放CPU待执行的下一条指令在内存中的偏移地址，段地址存放于段寄存器CS中。标志位名称说明功能类别CF进位标志CF=1最高位产生进位或借位；CF=0最高位无进位或借位；表示数值运算结果是否产生进位或借位状态标志PF奇偶标志PF=1低8位有偶数个1；PF=0低8位有奇数个1；检查通信时传送的数据是否正确AF辅助进位标志AF=1低4位有进位或借位；AF=0低4位无进位或借位；辅助进行BCD码运算调整ZF零标志ZF=1运算结果为零；ZF=0运算结果不为零；判断

8、运算结果是否为零或相等SF符号标志SF=1运算结果符号为负；SF=0运算结果符号为正；利用运算结果进行数值判断等OF溢出标志OF=1有符号数运算产生溢出；OF=0运算结果未溢出；有符号数运算是否出错TF跟踪标志TF=1 CPU单步运行；TF=0 CPU正常运行；跟踪程序进行调试控制标志IF中断允许标志IF=1 CPU接受外部中断；IF=0 CPU不接受外部中断；控制可屏蔽中断DF方向标志DF=1操作地址递减；DF=0操作地址递增。控制指令操作方向14.数据传送指令 分类功能助记符格式操作通用数据传送传送 交换压入堆栈弹出堆栈查表转换MOV d，sXCHG d，sPUSH sPOP dXLATd

9、sdsSPSP2，(SP)sd(SP)，SPSP2ALDS:BXAL地址传送取有效地址取逻辑地址（指针）取逻辑地址（指针）LEA reg16，sLDS reg16，sLES reg16，sreg16s的有效地址reg16(s)的偏移地址，DS(s)的段地址reg16(s)的偏移地址，ES(s)的段地址标志传送标志寄存器送AHAH送标志寄存器标志入栈标志出栈LAHFSAHFPUSHFPOPFAHF的低8位AHF的低8位SPSP2，(SP)FF(SP)，SPSP2输入输出从I/O端口输入数据数据输出至I/O端口IN 累加器，端口地址OUT 端口地址，累加器累加器(端口地址)(端口地址)累加器15.

10、算术运算指令分类功能助记符格式操作状态标志位O S Z A P C加法（3条）加法带进位加加1ADD d，sADC d，sINC dddsddsCFdd1-减法（5条）减法带借位减减1取补比较SUB d，sSBB d，sDEC dNEG dCMP d，sddsddsCFdd1d0dds只影响标志位- 1乘法（2条）无符号数乘法有符号数乘法MUL sIMUL sAXAL s（字节运算），DX:AXAX s（字运算）同MUL，但操作数可带符号除法（2条）无符号数除法有符号数除法DIV sIDIV sAH:ALAX/s（字节运算），AL放商，AH放余数DX:AXDX:AX/s（字运算），AX放商，D

11、X放余数同DIV，但操作数可带符号符号扩展字节扩展为字字扩展为双字CBWCWDAX(扩展)ALDX:AX(扩展)AX-BCD码调整（6条）加法压缩BCD调整加法非压缩BCD调整减法压缩BCD调整减法非压缩BCD调整乘法非压缩BCD调整除法非压缩BCD调整DAAAAADASAASAAMAAD将AL内容转换成两位压缩的BCD码将AL内容转换成一位非压缩的BCD码将AL内容转换成两位压缩的BCD码将AL内容转换成一位非压缩的BCD码将AX内容转换成两位非压缩的BCD码将AX中两位非压缩的BCD码调整成二进制数16.逻辑运算和移位循环指令17.串操作指令18.程序控制指令19.处理器控制指令20.完整

12、段程序结构*堆栈段* STACK_SEG SEGMENT ；堆栈段，段名为STACK_SEG DW 256 DUP(?) ；分配堆栈段的大小为256个字 TOP LABEL WORD ；堆栈栈顶位置 STACK_SEG ENDS*数据段* DATA_SEG SEGMENT ；数据段，段名为DATA_SEG STRING DB Let ME have a try !,$ ；定义字符串数据 DATA_SEG ENDS*代码段* CODE_SEG SEGMENT ；代码段，段名为CODE_SEG ASSUME CS:CODE_SEG, DS:DATA_SEG, SS:STACK_SEG START:

13、MOV AX, DATA_SEG ；程序执行起始点 MOV DS, AX ；将段寄存器指向用户数据段 MOV AX, STACK_SEG MOV SS, AX ；将堆栈指针指向用户定义堆栈 MOV SP, OFFSET TOP LEA DX, STRING MOV AH, 9 ；系统功能调用，在CRT显示字符串 INT 21H MOV AH, 4CH ；系统功能调用，程序结束返回操作系统 INT 21H CODE_SEG ENDS END START ；汇编结束，程序起始点为START 21.半导体存储器（内存储器）的主要技术指标： 存储容量：指存储器可以容纳的二进制信息量，以存储器中存储地址

14、寄存器MAR的编址数与存储字位数的乘积表示。一般一个半导体芯片有M位地址线，N位数据线，则该半导体芯片的存储容量为2MN位。 存取速度：“存取时间”（Access Time）TA：从启动一次存储器操作，到完成该操作所经历的时间； “存储周期”（Memory Cycle）TMC：连续启动两次独立的存储器操作之间的最小时间间隔。 通常存储周期TMC略大 存储器带宽：指单位时间里存储器存取的信息量。通常以位/秒或字节/秒作为度量单位。存储器带宽是衡量存储器数据传输速率的重要技术指标。 可靠性：用平均故障间隔时间MTBF（Mean Time Between Failures）来衡量。MTBF越长，可靠

15、性越高。内存储器常采用纠错码技术来延长MTBF以提高可靠性。于存取时间TA。 22.内存储器的分类 按存储方式可分为随机读写存储器RAM和只读存储器ROM。 RAM可分为静态RAM（SRAM）和动态RAM（DRAM）两种。 ROM有掩膜ROM（Masked ROM）、PROM（Programmable ROM）、EPROM（Erasable Programmable ROM）、EEPROM（Electrically Erasable Programmable ROM）和闪速存储器（Flash Memory）等几种。 23.存储器的扩展 位扩展法：位扩展是指增加存储字长（示例：由2片2114（

16、1K 4位）芯片组成1K 8位的存储器） 字扩展法：字扩展是指增加存储器字的数量（示例：由2片1K 8位的存储芯片组成2K 8位的存储器） 字位同时扩展法：字位同时扩展是指既增加存储器字的数量，又增加存储字长（示例：由16片1K 1位的存储芯片组成2K 8位的存储器）24.片选控制方法 线选法：地址中的高位部分不经译码，直接用它们分别作各个芯片的片选信号。例：用Intel 6116形成8KB的存储器 部分译码法：对高位地址的一部分进行译码产生片选信号。例：16K EPROM 2732的一种部分译码电路方案 全译码法：所有高位地址参与译码产生片选信号。例：由4片2732和4片6116组成的一种全

17、译码电路25.CPU响应中断的条件：设置中断请求触发器（发出中断）设置中断屏蔽触发器（未被屏蔽）设置中断允许触发器（允许中断） CPU在现行指令结束后响应中断 26.中断响应与中断处理过程： 关中断、 保护断点、 识别中断源、 保护现场、 中断服务、 恢复现场 、 开中断与返回 27.8086/8088中断系统 1.外部中断：可屏蔽中断INTR，8086/8088的中断时序 不可屏蔽中断NMI（中断类型码固定为2），用于通知CPU发生了“灾难性”的事件，如电源掉电、存储器读写错误、总线奇偶位出错等 。 2.内部中断：溢出中断（4号中断）、除法出错中断（0号中断）、INT n指令中断、断点中断（

18、3号中断）、单步（陷阱）中断（1号中断） 3.中断优先级（最高-最低）： 除法出错、INT n、INTO-NMI-INIR-单步28.I/O接口的基本功能 四个功能：缓冲、隔离和锁存功能， 信息格式与电平转换功能， 信息交换的应答联络功能， 译码寻址外设功能。 基本原则：输入要缓冲、输出要锁存、输入/输出要隔离29.I/O接口两种编址方式： 独立编址：相对存储器而言，将存储器地址空间和I/O接口寄存器地址空间分开设置，互不影响。Intel系列。 统一编址：又称存储器映像编址，将所有I/O接口电路中的寄存器作为存储单元对待，并给每一个寄存器分配相应的存储器地址。CPU访问外设就象访问存储器一样，

19、所不同的仅是地址而已。MCS51系列，680X0系列，ARM系列等。30.程序控制的输入和输出 传送特点：传送过程以CPU为中心，通过程序(数据传送指令和IN/OUT指令)完成数据传送传送路径必须经过CPU内部的寄存器、传送速度不高，响应比较慢 传送方式：无条件传送、 查询方式传送、 中断方式传送 31.直接存储器存取方式（DMA）特点: 需要DMAC（DMA Controller）、 不受CPU干预、 纯硬件方式进行 、 高速传送，取决于存储器存取速度和I/O接口的工作速率 32.总线技术概念：总线(Bus)是微型计算机中广泛采用的一种技术，是计算机各功能部件之间进行信息传送的公共通道，称为“中枢神经”。总线结构决定了微机硬件系统的组成结构，构成微型计算机系统的各功能部件/模块(如存储器、CPU主板、I/O接口板卡等)通过总线来互连和通信，传送地址信息、数据信息和控制/状态信息。 优点：1、简化系统结构 ， 2.简化硬件、软件的设计， 3、扩充性好分类：一、按信号线的性质分：数据总线 ， 地址总线 ， 控制总线 ， 电源和地线二、按数据传送方式分：并行总线，串行总线三、按总线使用范围、功能分： 1、片内总线。IC内部的连线。 2、片总线。局部总线，芯片之间的连线。 3、系统总线。内总线，微机总线，功能部件之间的连线。 4、外总线。通信总线，系统之间的连接与通信。