余三码转换成2421码课程设计.docx

1、余三码转换成2421码课程设计学 号： 课 程 设 计题 目数字逻辑设计题目余三码转换成2421码学 院计算机科学与技术专 业计算机科学与技术班 级姓 名指导教师年月日目录一、课程设计任务书 2（一）课程设计题目 2（二）要求完成设计的主要任务 2（三）课程设计进度安排 2二、课程设计正文 31 设计目的32 题目理解和功能描述33 逻辑电路设计具体步骤4 3.1 第1步，根据余3码与2421码得具体组合，写出输出函数4 3.2 第2步，化简输出函数表达式 5 3.3 第3步，根据激励函数表达式，画出逻辑电路图 54 设计中使用的集成电路名称及引脚编号 6 4.1 集成电路74 LS 04 引

2、脚编号6 4.2集成电路 74 LS 08 引脚编号6 4.3集成电路 74 LS 32 引脚编号6 4.4 集成电路 74LS 86 引脚编号75 电路图的连接、调试和测试7 5.1 电路图的连接 7 5.2 电路图的调试和测试7 5.3 测试中出现的问题及分析解决75.4 调试和测试组合逻辑电路个人体会86 电路连接实物图和现象 96.1集成电路连接图 96.2实验现象107 余三码转成2421码电路设计总结和心得 10 7.1余3码转成2421码电路设计总结10 7.2 课程设计心得 11三、本科生课程设计成绩评定表 12课程设计任务书学生姓名 专业班级 指导教师 学 院 名 称 计算机

3、科学与技术学院一、题目：余3码转换成2421 BCD 码原始条件：使用“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计余3码转换成8421 BCD 码。二、要求完成设计的主要任务如下： 1能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。2使用同步时序逻辑电路的设计方法，设计余3码转换成2421 BCD 码。写出设计中的三个过程。画出课程设计图。3根据74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的余3码转换成2421 BCD 码电路图中标上引脚号。

4、4在试验设备上，使用74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试余3码转换成2421 BCD 码电路。三、课程设计进度安排：序号课 程 设 计 内 容所用时间1设计余3码转换成2421 BCD 码电路1天2电路连接、调试和测试3天3分析总结设计，撰写课程设计1天合计5天指导教师签名： 年月11 日系主任（责任教师）签名： 年 月 11 日余3码转换成2421码1 设计目的 1、深入了解与掌握组合逻辑电路的设计过程； 2、了解和掌握74LS08、74LS32、74LS04集成电路的内部连线布局和功能； 3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的

5、检验与完善。 2 题目理解和功能描述用数字逻辑实验板和若干集成芯片实现如下功能：利用逻辑电平区域中八盏灯的前四盏作为实验于3码的输入，后四盏灯作为2421码输出。其中以第1盏灯（K1）作为余3码的最高位输入A，第二盏灯（K2）作为余3码的第二位输入B，第三盏灯（K3）作为余3码的第三位输入C，第四盏灯（K4）作为余3码的第四位输入D。剩下四盏灯依次作为2421码第一位(B22)、第二位(B4)、第三位(B2)、第四位(B1)输出。具体组合见下表（无关小项为列出）：余3码2421码AB C DB22B4B2B100 11000001 0000010101001001100011011101001

6、000101110011100101011011011111011001111注：0表示灯亮，1表示灯熄灭3 逻辑电路设计具体步骤第1步，根据余3码与2421码得具体组合，确定输入输出量后，分别选取2421码各输出取值组合为“1”对应的余3码，写出输出函数。具体逻辑函数表达式为：B22（A,B,C,D）=m(5,6,7,8,9)+ d(10,11,12,13,14,15)B4（A,B,C,D）=m(4,6,7,8,9)+ d(10,11,12,13,14,15)B2（A,B,C,D）=m(2,3,5,8,9)+ d(10,11,12,13,14,15)B1（A,B,C,D）=m(1,3,5,7

7、,9)+ d(10,11,12,13,14,15)第2步，化简输出函数表达式（本实验的输出即为四个的输出）。下面采用用卡诺图将上述逻辑函数化简。卡诺图如下： AB CD0 00 11 11 00 0d0110 1d0d11 100d11 0d0d1 AB CD0 00 11 11 00 0d0100 1d0d11 101d11 0d0d1 B22 B4CD AB0 00 11 11 00 0d0110 1d1d01 100d11 0d1d0 AB CD0 00 11 11 00 0d1110 1d0d01 10dd01 0d1d1B2 B1 根据卡诺图和卡诺圈化简规则，化简中由于无关小项对结果

8、没有影响，因此可以采用无关小项进行化简，以使函数最简，最终间上述函数化简为： B22（A,B,C,D）=A B4 （A,B,C,D）=AB+AD+AC+BCD B2 （A,B,C,D）= AB+A+BD+ACD+BC=A(CD)+B(CD) B1 （A,B,C,D）=激励函数表达式说明： 在画卡诺圈的过程中，用到了无关最小项d；在B2化简中利用异或门设计电路，这样可以大量的减少芯片的运用。同时大大简化了电路第3步，画出逻辑电路图。根据输出函数表达式，画出余3码转成2421码得电路图。具体电路图如下：4 设计中使用的集成电路名称及引脚编号 5V 13 12 10 9 8 71. 74LS04非门

9、 （注明：13、10、8、1、3、5为输入1 2 3 4 5 6 地 12、9、7、2、4、为输出） 5V 13 12 11 10 9 82. 74LS08 与门 1 2 3 4 5 6 地 （注明：13、12, 10、9, 1、2，4、5为输入，11,8,3,6为对应输出） 5V 13 12 11 10 9 8（注明：13、12, 10、9, 1、2，4、5为输入，11,8,3,6为对应输出）3.74LS32 或门1 2 3 4 5 6 地4.74LS86异或门5V 13 12 11 10 9 81 2 3 4 5 6 地 （注明：13、12, 10、9, 1、2，4、5为输入，11,8,3

10、,6为对应输出）5 余3码转成2421码电路图的连接、调试和测试5.1 电路的连接根据设计电路图，对照集成电路名称及引脚编号对电路进行连接。其中，输入A连接k1,输入B连接k2、输入C连接k3、输入D连接k4。连接过程中遵循着如下顺序：1、连接每一个集成电路的电源端（vcc）和接地端（GND），每一个集成电路的电源和接地都是并联接入。2、检查器件的是否能正常工作。对每一个器件的输入、输出进行检查，以便顺利进入计数器的连接，较少错误的干扰。3、计数器接线，接线顺序依照输出函数表达式的顺序，以免出现漏连、错连的现象。5.2 电路的调试和测试给连接好的电路接通电源进行检测，一次按照初始对应表中的A、

11、B、C、D各个输入组合，其中“0”表示输入灯亮，“1”表示输入灯熄灭，然后观察B22、B4、B2、B1各个输入组合情况，即灯的亮与熄灭情况的组合，经过多次控制输入组合，输出组合与理论分析基本相符合。5.3 测试中出现的问题及分析解决 电路图链接好后，测试中遇到了而一些问题。比如： 电路板松动导致电路接触不良，从而影响输出情况。解决措施：首先用手按压松动的门电路，使输出正确。其次，如果用手按住门电路时输出正确，松手又出现错误，将，门电路换个位置插入。 电路门电路出现问题。在测试过程中还遇到无论怎样调整输入组合，B2输出灯均熄灭的情况，其余灯熄灭情况均正确。解决措施：在排除电路连接问题后，猜测门电

12、路出现问题，于是将与B2输出有关的门电路取下测试，发现非门电路出现问题，于是更换一个非门后，电路结果恢复正常。 电路排线布局不好，线路交叉叫严重，或者部分引脚线挨在一起，影响输出。解决措施：将电路拆除，重新连接和布局，是线路尽量少交叉，将一些较长的引脚剪短，防止互联；另外连线过程必须十分小心谨慎，因为插口较多较密，不小心可能会差错，无法达到设计预期的效果。5.4调试和测试组合逻辑电路个人体会1） 实验开始前，检查并确定实验设备上的集成电路是否符合要求，即检查各门电路是否正常工作，通过其门电路特性，调整输入，观察输出是否正确。2） 再进一步按照电路图连接组合逻辑电路，连接时要做到布局良好，是连接

13、线尽可能少的交叉，并注意各个线的引脚是否连接，导线在插孔中一定要牢固接触，集成电路引脚与引脚之间的连线一定要良好，不要连飞线。3） 连接好后再整体检查一遍，确保无误后再进行调试和测试。4） 组合逻辑电路连线时，为了防止连线时出错，可以在每连接一根线以后，组合逻辑电路图中做一个记号，这样可以避免联线搞错，连线漏掉，多余连线的现象发生。6 集成电路连接实物图和实验现象6.1集成电路连接图 经过调试和测试，生成最终的设计方案，如下为设计结果的集成电路连接实物图：6.2实验现象 具体实验现象见下表：余3码输入灯的亮灭组合2421码输出灯的亮灭组合AB C DEFGH亮亮 灭灭亮亮亮亮亮灭 亮亮亮亮亮灭

14、亮灭亮灭亮亮灭亮亮灭灭亮亮亮灭灭亮灭灭灭亮灭亮亮灭亮亮亮灭亮灭灭灭亮亮灭灭灭亮亮灭亮灭亮灭灭亮灭灭亮灭灭灭灭灭亮灭灭亮亮灭灭灭灭7 余3码转成2421码电路设计总结和心得7.1 余3码转成2421码电路设计总结本次课程设计是一次典型的时序逻辑电路设计实验，在实验过程中主要利用到组合逻辑电路的设计思想，按照上述步骤按部就班的进行实验。列出余3码和对应2421码的组合，然后利用卡诺图进行化简，在化简中充分利用了无关小项对输出函数结果没有影响这一条件，对输出函数进一步简化，不仅减少了逻辑电路的个数，而且减少了很多有电路复杂带来的错误结果和不良影响。余三码转化成2421BCD码，由于所画卡诺图，以及转

15、化成不同的门电路，有多种设计方案，只要能达到实验效果的都算符合要求，但是在实验时考虑到芯片与导线的有限，我们应该简化实验过程和试验线路，选择最简单最合理的来进行连接电路。但是在实验过程中我们难免会遇到各种各样的现象，所以需要调试来发现问题，以寻找最佳解决方案。本次实验的精髓部分在于卡诺图的化简过程，实验中经过反复的研究发现，如果实验完全依赖与与门、或门、非门，这样是电路异常的繁琐，所以，在设计的过程中，我们引入异或门电路，这样大大简化了电路。实验过程中必须讲究协作精神，分工明确，积极配合。连接线路时必须记住插口的次序，否则找不到时再回去搜索会浪费时间，而且常常找不到错误，使得整个线路需要重连7

16、.2 课程设计心得本次课程设计中的最大感觉是理论和实践上的双重收获，对数字逻辑这门课程有了更深刻的理解和认识。在实验中不但认识了集成电路74 LS 08、74 LS 32、74 LS 04、74LS 86的作用，而且通过对他们的组合运用实现了计数器的功能。在实验的过程中，我们的团队精神发挥的比较好，通过共同的探讨、明确的分工，一个同学负责记录连线的引脚，一个同学负责指挥电路的连接，以免有误。在实验过程中交流思想，互相促进提高，但是线路连好后，实验效果却并不理想。检查后，线路连接正确。最终通过仔细的商讨以及调试，发现问题并一起解决问题，在与探讨问题的过程中，我们克服了许多困难，每个人都收获了很多，受受益匪浅。数字逻辑这门课程是计算机专业的基础课程，也是开启计算机硬件领域的基石。通过这次课程设计，增强了我对组合逻辑电路和时序逻辑电路的认识，提高了对专业的兴趣，以使我对以后的专业课程有了更加积极的展望。本科生课程设计成绩评定表班级：计算机班姓名：学号：序号评分项目满分实得分1学习态度认真、遵守纪律102设计分析合理性103设计方案正确性、可行性、创造性204设计结果正确性405设计报告的规范性106设计验收10总得分/等级评语：注：最终成绩以五级分制记。优（90-100分）、良（80-89分）、中（70-79分）、及格（60-69分）、60分以下为不及格指导教师签名： 年 月11日