完整版数电110章自测题及答案2.docx

1、完整版数电110章自测题及答案2第一章绪论一、填空题1根据集成度的不同，数字集成电路分位以下四类： 小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。2、 二进制数是以2为基数的计数体制，十六体制数是以 16为基数的计数体制。3、 二进制数只有 0和1两个数码，其计数的基数是 2，加法运算的进位规则为 逢二进一。4、 十进制数转换为二进制数的方法是：整数部分用 除2取余法，小数部分用乘2取整法， 十进制数23.75对应的二进制数为 10111.11。5、二进制数转换为十进制数的方法是 各位加权系数之和，二进制数10110011对应的十进制数为179。6、 用8421BCD码表示

2、十进制时，则每位十进制数可用 四位二进制代码表示，其位权值从 高位到低位依次为 8、4、2、1。7、 十进制数 25的二进制数是 11001，其对应的 8421BCD码是00100101。8、 负数补码和反码的关系式是： 补码=反码+1。9、 二进制数 +1100101 的原码为 01100101，反码为 01100101，补码为 01100101。-1100101 的原码为11100101，反码为10011010,补码为10011011。10、 负数-35的二进制数是-100011，反码是1011100,补码是1011101。二、判断题8、算术运算的基础是2、逻辑函数的五种表示方法是： 真值

3、表、逻辑函数式、逻辑图、卡诺图、波形图。3、 逻辑代数中的三条重要规则是 代入规则、反演规则、对偶规则。4、 由n个变量构成逻辑函数的全部最小项有 2n个，4变量卡诺图由16（ 24）个小方格组成。5、 逻辑函数表达式有 标准与-或和标准或-与两种标准形式。6、 最简与-或表达式的标准是： 与项个数最小、每个与响变量数最少。7、 化简逻辑函数的主要方法有： 代数（公式）化简法、卡诺图（图形）化简法。8、 最小项表达式又称 标准与-或表达式，最大项表达式又称为 标准或-与表达式。 二、判断题1、 逻辑变量和逻辑函数的取值只有 0和1两种可能。 （V ）2、 逻辑函数 Y= AB CD的与-或表达

4、式是Y=（A+B）（C+D）。 （ X ）3、 逻辑函数 Y=A+BC 又可写成 Y= （A+B ） （A+C ）。 （ V ）4、 用卡诺图化简逻辑函数时，合并相邻项的个数为偶数个最小项。 （X ）5、 逻辑函数 Y最小项表达式中缺少的编号就是逻辑函数 Y最大项的编号。 （V ）6、实现逻辑函数 Y= AB CD可用一个4输入或门。(V )7、与非门的逻辑功能是：输入有0时，输出为0;只有输入都为1，输出才为1。（ X ）8、当 X Y=1+Y 时，则X=1、丫=1。(V )三、选择题1、标准与-或表达式是(B )A、与项相或的表达式B、最小项相或的表达式C、最大项相与的表达式D、或项相与的

5、表达式2、标准或-与表达式是(C )A、与项相或的表达式B、最小项相或的表达式C、最大项相与的表达式D、或项相与的表达式3、 一个输入为 A、B的两输入端与非门，为保证输出低电平，要求输入为（ D ）A、A=1、B=0 B、A=0、B=1C、A=0、B=0 D、A=1、B=1（B ） A、两个4、 要使输入为 A、B的两输入 或门输出低电平，要求输入为 （C ）A、 A=1、 B=0B、A=0、B=1C、A=0、B=0D、A=1、B=15、n个变量的逻辑函数全部最大项有(C )A、n个B、2n 个C、2n 个D、 2n-1 个6、实现逻辑函数丫 AB CD需用与非门 B、三个与非门C、两个或非

6、门 D、三个或非门第三章集成逻辑门电路一、填空题1在数字逻辑电路中，三极管工作在 饱和状态和截止状态。2、 和TTL门电路相比，CMOS门电路的优点为静态功耗 小、噪声容限大、输入电阻高。3、 TTL与非门输出低电平时，带 灌电流负载，输出高电平时，带 拉电流负载。4、 三态输出门输出的三个状态分别为 高阻、高电平、低电平。5、 和TTL门电路相比，I2L门电路的主要优点是 集成度高、功耗小、品质因数好。6、 某TTL与非门的延迟时间tPLH=15ns、tPHL=10ns，输出信号为占空比 q=50%的方波，则 该方波的频率不得高于 40MHZ。7、 TTL与非门多余输入端的连接方法为 接高电

7、平（或 Vcc）、悬空、和有用输入端并接。8、 TTL或非门多余输入端的连接方法为 接地（低电平），和有用输入端并接。9、 漏极开路门（OD门）使用时，输出端与电源之间应外接 负载电阻。10、HCMOS系列门电路的工作速度与 TTL门电路的74LS系列相当，CT74HCT系列能与 TTL门电路相互兼容。二、 判断题1、 二输入端 与非门的一个输入端接高电平时，可构成反相器。 （V ）2、 异或门一个输入端接高电平时，可构成反相器。 （V ）3、 同或门一个输入端接低电平时，可构成反相器。 （V ）4、 二输入端或非门的一个输入端接低电平时，可构成反相器。 （V ）5、 CMOS与非门输入端悬空

8、时，相当于输入高电平。 （ ）6、 与非门输出低电平时，接拉电流负载。 （ ）7、 ECL门电路的工作频率比其他集成电路都高。 （V ）8、 多个集电极开路门（OC门）输出端并联且通过电阻接电源时，可实现 线与。（V ）9、 CMOS传输门可输出高阻、高电平、低电平。 （V ）10、 电源电压相同时，TTL与非门的抗干扰能力比 CMOS与非门强。 （ ）三、 选择题1、 二输入端的 与门一个输入端高电平，另一个输入信号时，则输出与输入信号的关系是（A ）A、同相 B、反相 C、高电平 D、低电平2、 TTL与非门带同类门电路灌电流负载个数增多时，其输出低电平 （B ）A、不变 B、上升 C、下

9、降3、 要使输出的数字信号和输入的反相，应采用（ C ）A、与门 B、或门 C、非门 D、传输门4、 异或门一个输入端接高电平，另一个输入信号时，则输出与输入信号的关系是（D ） A、高电平 B、低电平 C、同相 D、反相5、 二输入端的 或门一个输入端接低电平，另一个输入端接入脉冲信号时，则输出与输入信号的关系是 （A ）A、同相 B、反相 C、高电平 D、低电平6、 已知输入A、B和输出Y的波形如图3.1所示，能实现此波形的门电路是（ D ）A、与非门 B、或非门 C、异或门 D、同或门7、已知输入A、B和输出Y的波形图如图3.2所示，能实现此波形的门电路是 (C)” LB 1t rJ,

10、1IN, LrLTLA、与非门 B、或非门 C、异或门 D、同或门8、已知输入A、B和输出Y的波形图如图3.3所示，能实现此波形的门电路是 (A)A、与非门 B、或非门 C、异或门 D、同或门第四章组合逻辑电路一、填空题1组合逻辑电路的特点是输出状态只与 输入信号 有关，和电路原有状态 无关，其基本单元电路是门电路。2、 编码器是对 输入信号进行编码的电路，优先编码器只对 优先级别最高的输入信号 进行编 码。3、 输入3位二进制代码的二进制译码器应有 8个输出端，共输出8个最小项。如用输出低 电平有效的3线-8线译码器实现3个逻辑函数时，需用 3个与非门。4、 8选1数据选择器在所有输入数据都

11、为 1时，其输出标准 与或表达式共有8个最小项。5、 数据选择器只能用来实现 单输出逻辑函数，而二进制译码器不但可用来实现 单输出逻辑 函数，而且还可以用来实现 多输出逻辑函数。6、 8位二进制串行进位加法器由 8个全加器组成，可完成 8位二进制数相加。7、 数值比较器的功能是 用以比较两组二进制数的大小或相等的电路 ，当输入二进制数A= 1111和B=1101时，则它们比较的结果为 AB。8、 4线-七段译码器/驱动器输出高电平有效时，用来驱动 共阴极数码管；如输出低电平有效 时，用来驱动共阳极数码管。9、 分析组合逻辑电路时， 一般根据 逻辑图写出输出逻辑函数表达式； 设计组合逻辑电路时，

12、 根据设计列出 真值表（功能表），再写出输出逻辑函数表达式。10、在组合逻辑电路中，消除竞争冒险现象主要方法有 加选通脉冲、输出端并接滤波电路、修改设计增加冗余项。二、 判断题1、 组合逻辑电路全部由门电路组成。 （V）2、 组合逻辑电路只有多输出端，没有单输出端的。 （ ）3、 优先编码器只对多个输出编码信号中优先权最高的信号进行编码 （V ）4、 译码器的作用就是将输入的代码译成特定信号输出。 （V ）5、 显示译码器主要由编码器和驱动电路组成。 （V ）6、 全加器只能用于对两个 1位二进制数相加。 （ ）7、 数据选择器根据地址码的不同从多路输入数据中选择其中一路数据输出。（V ）8、

13、 数值比较器是用于比较两组二进制数大小的电路。 （ ）9、 加法器是用于对两组二进制进行比较的电路。 （ ）10、 组合逻辑电路在没有竞争时会产生冒险。 （ ）三、 选择题1、 分析组合逻辑电路的目的是要得到 （B ）A、逻辑电路图 B、逻辑电路的功能C、逻辑函数式 D、逻辑电路的真值表2、 设计组合逻辑电路的目的是要得到 （A ）A、逻辑电路图 B、逻辑电路的功能C、逻辑函数式 D、逻辑电路的真值表3、 二-十进制编码器的输入编码信号应有 （D ）A、2 个 B、4 个 C、8 个 D、10 个4、 和4位串行进位加法器相比，使用 4位超前进位加法器的目的是 （B ）A、完成4位加法运算 B

14、、提高加法运算速度C、完成串并行加法运算 D、完成加法运算自动进位5、 将一个输入数据送到多路输出指定通道上的电路是 （A ）A、数据分配器 B、数据选择器C、数据比较器 D、编码器6、 从多个输入数据中其中一个输出的电路是 （B ）A、数据分配器 B、数据选择器C、数据比较器 D、编码器7、 4线-10线译码器如输入状态只有 丫2=0,其余输出均为1,则它的输入状态为（C ）A、0011 B、1000 C、0010 D、1001 8、 为使3线-8线译码器CT74LS138能正常工作，使能端 STa ST b ST c的电平应取（C ）A、 111 B、 011 C、 100 D、 1019

15、、 能对二进制数进行比较的电路是 （A ）A、数据比较器 B、数据分配器C、数据选择器 D、编码器10、 输入n位二进制代码的二进制译码其，输出端个数为 （C ）A、n2 个C、2n 个 D、2n 个第五章集成触发器一、填空题1触发器有两个互补输出端 Q和Q ,当Q=0、Q=1时，触发器处于0状态；当Q=1、Q=0时，触发器处于1状态，可见，触发器的状态是指 Q端的状态。2、 在同步RS触发器的特性方程中， 约束条件为RS=0,说明这两个输入信号不能同时为 1。3、 触发器具有两个稳定状态，在外信号作用下 这两个稳定状态可相互转换。4、 基本RS触发器有置1、置0、保持三种可使用的功能。对于由

16、 与非门组成的基本RS触 发器，在R D = 1、SD =0时，触发器置1 ；在R D=1、S D =1时，触发器保持；在Rd=0、SD =1时，触发器 置0;不允许Rd=0、Sd =0存在，排除这种情况出现的约束条件是 Rd+Sd =1。5、 由或非门组成的基本 RS触发器，在Rd=0、Sd = 1时，触发器 置1 ;在Rd=1、Sd =0时， 触发器置0;在rd=0、Sd = 0时，触发器 保持；不允许Rd = 1、Sd =1存在，排除这种情况出 现的约束条件是 RdSd=0。n 1 n 6、 边沿JK触发器具有置1、置0、保持、计数(翻转)功能，其特性方程为Q JQ KQ。对于具有异步置

17、 0端Rd和置1端Sd的TTL边沿JK触发器，在 Rd = 1、Sd = 1时，要使nQn 1 Q 要求J=1、K=1；如要使 Qn 1 Qn，则要求J=0、K=0；如要使Qn 1 1 ,则要n 1求J=1、K=0;如要使Q 0，则要求J=0、K=1。7、维持阻塞D触发器具有 置0和置1功能，其特性方程为 Qn 1 D。如将输入端D和输出端Q相连，则D触发器处于计数(翻转)状态。8、触发器具有2个稳定状态，它可存储 1位二进制信息。如要存储 8位二进制信息时，需 要8个触发器。二、判断题1、 由与非门组成的基本 RS触发器在Rd = 1、Sd =0时，触发器置1。 ( V )2、 由或非门组成

18、的基本 RS触发器在Rd=1、Sd =0时，触发器置1。 ( )3、 同步D触发器在CP=1期间，D端输入信号变化时，对输出 Q端的状态没有影响。( )4、 同步JK触发器在CP=1期间，J、K端输入信号发生变化时，对输出 Q端的状态相应发生变化。 (V )5、 边沿JK触发器在CP=1期间，J、K端输入信号变化时，对输出 Q端的状态没有影响。(V )6、 边沿JK触发器在输入J=1、K=1 ,时钟脉冲的频率为 64kHz时，贝U输出Q端的脉冲频率 为 32kHz。 ( V )7、 具有低电平有效的异步置 0端Rd和置1端Sd的TTL边沿JK触发器，在Rd=0、Sd=1时，只能被置0，与J、K

19、端输入信号没关系。 (V )8、维持阻塞D触发器在输入 D=1时，输入时钟脉冲 CP上升沿后，触发器只能翻到1状态。(V)三、选择题1、要使由与非门组成的基本 RS触发器保持原状态不变， R d和Sd端输入的信号应取B、 R d=0、(C )A、 R D= S D =0C、 R d= S d =1D、Rd=1、S d =0A、 R D= S d =0C、 R d= S d =1B、 R d= 0、 S d = 1D、Rd=1、S d =03、在下列触发器中，没有约束条件的是A、基本RS触发器 B、同步RS触发器C、主从RS触发器 D、边沿触发器则触发器状态为5、下降沿触发的边沿 JK触发器在时

20、钟脉冲 CP下降沿到来前J=1、K=0,而在CP下降沿到来之后变为J=0、K=1，则触发器状态为钟脉冲的频率为110kHz的方波，贝U Q端输出脉冲的频率为 (C )B、220kHz B、110kHz C、55kHz D、27.5kHzD、 D=1,Rd=0、S D =1，输入CP正跃变8、要将维持阻塞 D触发器CT74LS74输出Q置为低电平0时，则输入为(D )第六章时序逻辑电路1、时序逻辑电路由 组合逻辑 电路和存储电路两部分组成，其中 存储电路必不可少。2、描述同步时序逻辑电路的三组方程分别是： 输出方程、驱动方程、状态方程。3、在同步时序逻辑电路中，所有触发器的 时钟 端都连在一起接

21、同一个 时钟 信号源；在异步时序逻辑电路中，不是所有触发器的 时钟 cp 端都连在同一个 时钟 信号源。4、在计时器中，循环工作的状态称为 有效状态 ，如进入无效状态时， 继续输入时钟脉冲后， 能自动返回有效状态 ，称为能自启动。5、集成计数器的清零方式分为： 同步清零 和 异步清零 ；置数方式分为 同步置数 和异步置数 。 因此，集成计数器构成任意进制计数器的方法有 反馈清零 和反馈置数 法两种。6、由 4 个触发器组成的 4 位二进制加法计数器共有 16 个有效计数状态，其最大计数值为15。7、3.2MHz 的脉冲信号经一级 10分频后输出为 320kHz ，再经一级 8 分频后输出为 4

22、0kHz ， 最后经 16 分频后输出 2.5kHz。8、用以暂时存放数码的数字逻辑部件，称为 寄存器 ，根据作用的不同可分为 基本寄存器和移位寄存器 两大类。移位寄存器又分为 左移位寄存器、右移位寄存器和双移位寄存器。9、 4 位移位寄存器可寄存 4 个数码，如将这些数码全部从串行输出端输出时，需输入 4 个 移位脉冲。10、 顺序脉冲发生器 是用来产生一组按照事先规定的顺序脉冲。二、判断题1、时序逻辑电路是由触发器和组合逻辑电路组成。 （对）2、和异步计数器相比，同步计数器的显著优点是工作频率高。 （对）3、如时序逻辑电路中的存储电路受统一的时钟脉冲控制，则为同步时序逻辑电路。 （对）4、

23、4 位二进制计数器是一个十五分频电路。 （错）5、同步计数器和异步计数器级联后仍为同步计数器。 （错）6、同步时序逻辑电路的分析方法和异步时序逻辑电路的分析方法完全相同。 （错）7、组成异步二进制计数器的各个触发器必须具有翻转功能。 （对）8、十进制计数器只有 8421BCD 码一种编码方式。 （错）9、由于每个触发器有两个稳定状态，因此，存放 8 位二进制数时需 4 个触发器（错）10、双向移位寄存器不可能同时执行左移和右移功能。 （对）三、选择题1、时序逻辑电路的主要组成电路是（ B ）A、与非门和或非门 B、触发器和组合逻辑电路C、施密特触发器和组合逻辑电路 D、整形电路和多谐振荡电路2

24、、如果将边沿 D 触发器的 Q 非端和 D 端相连，则 Q 端输出脉冲的频率为输入时钟脉冲 CP 的（A）A、二分频 B、二倍频 C、四倍频 D、不变3、一个三进制计数器和一个八进制计数器串接起来后最大计数值为（ C） 3*8-1A、 5 B、 19 C、 23 D、 314、 由 4 个触发器组成的计数器，状态利用率最高的是（ D）A、十进制计数器 B、扭环形计数器 C、环形计数器 D、二进制计数器5、 由两个模数分别为 M、 N 的计数器级联成的计数器，其总的模数为（ C）D 、 M/NN 进制计数器时，写二进制代码的数是（ C）N 进制计数器时，写二进制代码的数是（ B）A、 M+N B

25、、 M-N C、 M*N6、 利用集成计数器的同步清零功能构成 A、 2N B、 N C、 N-1 D、 N+17、 利用集成计数器的异步置数功能构成 A、 2N B、 N C、 N-1 D、 N+18、加/减计数器的功能是（D）A、 既能进行同步计数又能进行异步计数B、 既能进行二进制计数又能进行十进制计数C、 加法计数和减法计数同时进行D、 既能进行加法计数又能进行减法计数9、由上升沿D触发器构成异步二进制减法计数器时、最低位触发器 CP端接时钟脉冲，其他各触发器CP端应接（A）A、相邻低位触发器 Q端 B、相邻低位触发器 Q非端C、相邻高位触发器 Q端 D、相邻高位触发器 Q非端他触发器

26、D端应接（C）A、相邻左端触发器 Q端C、相邻右端触发器 Q端B、相邻左端触发器 Q非端D、相邻右端触发器 Q非端D端接左移串行输入数据，其10、由上升沿D触发器构成左移位寄存器时，最右端触发器第七章课后部分答案一、填空题1、 施密特触发器可将输入变化缓慢的信号换成 形变换、脉冲整形、幅度鉴别。2、 施密特触发器有两个阈值电压，分别是， 值称为：回差电压UT3、 555定时器的典型应用有三种，它们分别是: 荡器。4、 以知555定时器组成的施密特触发器的5、 用555定时器组成单稳态触发器时，其置6、 单稳态触发器输出的脉冲的频率和 触发器的频率相同 的值成正比。7、 在555定时器组成的单稳

27、态触发器中，输出脉冲宽度8、 555定时器组成的多谐振荡器只有两个暂稳态，其输出脉冲的周期 出的脉冲宽度 TW=0.7 （ R1+R2C9、 555定时器组成的多谐振荡器工作在振荡状态时，直接置端 止振荡时，/RD端应接 低电平。10、 和一般多谐振荡器相比，石英晶体多谐振荡器的突出优点是 二、判断题1、 施密特触发器可将输入的模拟信号变换成矩形脉冲输出矩形脉冲 信号输出，它的典型应用有： 波正向阈值电压和反向阈值电压，它们之间的差施密特触发器，单端稳态触发器，多谐振VCC=9v,贝U UT= 6V ，UT-= 3v , UT =3v0端/RD必须接高电位，通常接到 VCC.,其输出脉冲宽度

28、TW与R、 CTW=1.1RCT=0.7 （ R1+R2 ）,输/RD应接VCC，如果要求停 振荡频率稳定。（对）.（错）（错）2、 施密特触发器可将输入宽度不同的脉冲变换成宽度符合要求的脉冲输出3、 单稳态触发器可将输入的任意波形变换长宽度符合要求的脉冲输出。4、 在555定时器组成的单稳态触发器中加大负触发脉冲的宽度可以增大输出脉冲的宽度 （错）5、 单稳态触发器可以作时钟脉冲信号资源使用。 （错）6、 在由555定时器组成的多谐振荡器中，电源电压 VCC不变，减小控制电压 荡频率会升高。（对）7、 在由555定时器组成的多谐振荡器中，控制电压 UCO不变，增大电源电压 振荡频率会升高。（

29、对）8、 改变多谐振荡器外接电阻 R和电容C的大小，可以改变输出脉冲的频率。UCO时，振VCC 时,（对）9、采用石英晶体多谐振荡器可以获得稳定的矩形脉冲信号。 （ 对 ）10、单稳态触发器有两个暂稳态。 （ 错 ）三 、选择题1、 施密特触发器用于整形时，输入信号最大幅度应 （A）A 大与 UT+ B 小于 UT+ C 大于 UT- D 小于 UT-2、 用于将输入变化的缓慢的信号变换成矩形脉冲的电路是 （ C）A 单稳态触发器 B 多谐振荡器C 施密特触发器 D 触发器3、 单稳态触发器输出的脉冲宽度的时间为 （ B）A 稳态时间 B 暂稳态时间 C 暂稳态时间时间的 0.7 倍 D 暂稳

30、态和稳态的 时间和。4、 如果宽度不等的脉冲信号变换成宽度符合要求的脉冲信号时，应采用 （ A）A 单稳态触发器 B 施密特触发器 C 触发器 D 多谐振荡器5、 如果单稳态触发器输入触发脉冲的频率为 10KHZ ，则输出的脉冲的频率为 （ B）A 5kHz B 10KHZ C 20KHZ D 40KHZ6、 要使 555 定时器组成的多谐振荡器停止振荡，应使 （ D）A CO 端接高电平 B GND 端接低电平C /RD 端接高电平 D /RD 端接低电平7、 要使 555 定时器组成的多谐振荡器停止振荡，应使 （ C）A /RD 端接高电平 B CO 端接电容 0.01UFC GND 端接高电平 D GND 端接低电平8、 为了获得输出频率非常稳定的脉冲信号，应采用 （C）A 对称的多谐振荡器 B 555 定时器组成的多谐振荡器C 石英晶体振荡器 D 单稳态触发器9、 为了提高 555 定时器的组成的多谐振荡器的振荡频率、外接 R、 C 应为 （B）A 同时增大 R、 C 值 B 同时减小 R、C 的值C 同比增大 R 值减 C 值 D 同比减小 R 值增大 C 值1