34卷积码编码原理解析总结计划及建模仿真.docx

1、34卷积码编码原理解析总结计划及建模仿真3/4 卷积码编码原理解析与建模拟真一、大纲卷积码是一种性能优越的信道编码。 它的编码器和译码器都比较简单实现， 同时它拥有较强的纠错能力。随着纠错编码理论研究的不断深入，卷积码的实质应用越来越广泛。 本文简短地介绍了卷积码的编码原理和 Viterbi 译码原理。并在 SIMULINK模块设计中，达成了对卷积码的编码和译码以及误比特统计整个过程的模块仿真。 最后，经过在仿真过程中解析了卷积码误比特率与信噪比之间的关系， 及卷积码与非卷积码的对照。经过仿真和实测，并对测试结果作了解析。要点词：卷积码编码建模SIMULINK 仿真一、大纲 .- 1 -二、设

2、计目的和意义 .- 2 -三、设计原理 .- 3 -卷积码根本看法 .- 3 -卷积码的结构 .- 3 -卷积码的解析表示 .- 4 -卷积码的译码 .- 4 -卷积码译码的方式 .- 4 -卷积码的 Viterbi 译码 .- 5 -四、详细设计步骤 .- 6 -卷积码的仿真 .- 6 -SIMULINK 仿真模块的参数设置及意义.- 6 -五、设计结果及解析 .-11-不相同信噪比对卷积码的影响 .-11-卷积码的对照 .-12-六、总结 .-14-七、领悟 .-14-八、参照文件 .-14-二、设计目的和意义由于信道中信号不可以防范会碰到搅乱而出错。为实现可靠性通信，主要有两种路子 :

3、一种是增加发送信号的功率，提高接收端的信号噪声比 ; 另一种是采用编码的方法对信道过失进行控制。前者常常受条件限制，不是所有状况都能采用。而编码理论可以解决这个问题，使得本钱降低，合用性增强。随着现代通信的张开，卷积码以其高速性和可靠性在实质应用中越来越广泛。 1967 年 Viterbi 译码算法的提出，使卷积码成为信道编码中最重要的编码方式之一。在卷积码中，因为 Viterbi 算法效率高，速度快，结构相对简单等特点，被广泛应用于各种数据传输系统。特别是深空通信、卫星通信系统中。所以采用 Viterbi 译码算法拥有特别现实的意义。三、设计原理本文在解析卷积码编译码器原理的基础上， 经过

4、MATLAB的 SIMULINK模块对卷积编码、 解码进行仿真。经过仿真可以更清楚的认识到卷积码的编码，解码的各个环节，并对仿真结果进行了解析。得出卷积码 Viterbi 译码的误比特点能的解析，从而考据了卷积码的正确性。 卷积码根本看法卷积码是一种性能优越的信道编码。 (n ,k ,N) 表示把 k 个信息比特编成 n 个比特， N为编码拘束长度 , 说明编码过程中互相拘束的码段个数。 卷积码编码后的 n 个码元不但与当前组的 k 个信息比特有关 , 而且与前 N - 1 个输入组的信息比特有关。编码过程中互相关系的码元有 N n 个。 R = k/n 是卷积码的码率 , 码率和拘束长度是衡

5、量卷积码的两个重要参数。卷积码的编码描述方式有很多种： 冲激响应描述法、生成矩阵描述法、 多项式乘积描述法、状态图描述，树图描述，网格图描述等。卷积码的纠错能力随着N的增加而增大，而过失率随着 N 的增加而指数下降。在编码器复杂性相同的状况下，卷积码的性能优于分组码。分组码的译码算法可以由其代数特点获得。卷积码诚然可以采用合用于分组码的门限译码( 即大数逻辑译码 ) ，但性能不如维特比译码和序列译码。 卷积码的结构图 2-1卷积码的编码器一般都比较简单。图 2-1 是一般状况下的卷积码编码器框图。它包括： 一个由 N 段组成的输入移位存放器，每段有 k 级，共 Nk 位存放器；一组 n 个模

6、2 和相加器；一个由 n 级组成的输出移位存放器。 对应于每段 k 个比特的输入序列， 输出 n 个比特。由图可知， n 个输出比特不但与当前 k 个比特的输入比特有关，而且与以前的 N-1k 个输入信息有关。整个编码过程可以看作是输入信息序列与由移位存放器和模 2 加法器的连接方式所决定的另一个序列的卷积，卷积码由此得名。输入序列输出序列图 2-2如图 2-2 是卷积码 4， 3， 2卷积编码器的一个框图。左边是信息的输入。下面分别是系统位输出和校验位输出。 其中间是 6 个移位存放器和 4 个模 2 加法器。简单的说就是信息位经过移位存放器和一个模 2 加法器产生一个系统位和校验位加在一起

7、输出。 可以看出：每输入一个比特，移位存放器中就向右搬动一个位子。 原来的第四个存放器就被移出。可见卷积编码不但与现在的输入比特有关还与前面的 1 个比特有关。在这里，其中拘束长度是 N=2， k=3 ， n=4 所以码率 R=k/n=3/4 。 卷积码的解析表示除上述图解表示方法外，常常还用解析表示方法描述卷积码，即延时算子多项式。 在延时算子多项式表示中， 编码器中的移位存放器与模 2 加法器的连接关系以及输入、 输出序列都表示为延时算子 D 的多项式。在一般状况下，输入序列可表示为：M(D) m1 m2 D m3 D 2 . 3-1变量 D 的幂的次数等于相对于时间起点的单位延时数目，

8、时间起点平时选在第 1 个输出比特，ml,m2,m3,m. 为输入比特的二进制表示各模 2 项连接关系时。假设某级存放器与某模 0( 表示无连接 ) 。(1 或 0) 。用 D算子多项式表示移位存放器各级与 2 和相连，那么多项式中相应项的系数为 1，否那么为平时把表示移位存放器与模 2 和连接关系的多项式称为生成多项式， 由于由它们可以用多项式相乘计算出输出序列。 卷积码的图解与解析表示方法各有特点。 用延时算子多项式表示卷积码编码器的生成多项式最为方便。网格图对于解析卷积码的译码算法十分适用。 卷积码的译码 卷积码译码的方式卷积码的译码方式有三种 :(1)1963 年由梅西 (Massey

9、) 提出的门限译码，这是一种基于码代数结构的代数译码，近似于分组码中的大数逻辑译码 ;(2) 1963 年由费诺 (Fano) 改良的序列译码，这是基于码的树状图结构上的一种准最正确的概率译码 ;(3) 1967 年由维特比提出的Viterbi 算法。这是基于码的网 (trellis) 图基础上的一种最大似然译码算法，是一种最正确的概率译码方法。其中，代数译码，利用编码自己的代数结构进行译码，不考虑信道自己的统计特点。该方法的硬件实现简单，但性能较差，其中拥有典型意义的是门限译码。另一类是概率译码，这种译码平时建立在最大似然准那么的基础上。由于计算是用到了信道的统计特点 . 所以提高了译码性能

10、， 但这种性能的提高是以增加硬件的复杂度为代价的。 常用的概率译码方法有维特比译码和序列译码。维特比译码拥有最正确性能，但硬件实现复杂 ; 门限译码性能最差，但硬件简单 ; 序列译码在性能和硬件方面介于维特比译码和门限译码之间。 卷积码的 Viterbi 译码卷积码概率译码的根本思路是 : 以接收码流为基础，逐个计算它与其他所有可能出现的、连续的网格图路径的距离， 选出其中可能性最大的一条作为译码估值输出。 概率最大在大多数场合可讲解为距离最小， 这种最小距离译码表达的正是最大似然的准那么。 卷积码的最大似然译码与分组码的最大似然译码在原理上是相同的，但实现方法上略有不相同。主要差异在于 :

11、分组码是孤立地求解单个码组的相似度， 而卷积码是求码字序列之间的相似度。 基于网格图找寻的译码是实现最大似然判决的重要方法和路子。 用格图描述时， 由于路径的汇聚除掉了树状图中的节余度，译码过程中只需考虑整个路径会集中那些使似然函数最大的路径。 若是在某一点上发现某条路径已不可以能获得最大对数似然函数，就放弃这条路径，尔后在剩下的“幸存路径中重新选择路径。这样素来进行到最后第 L 级(L 为发送序列的长度 ) 。由于这种方法较早地扔掉了那些不可以能的路径，从而减少了译码的工作量， Viterbi 译码正是基于这种想法。 对于 (n, k, K ) 卷积码，其网格图中共 2kL 种状态。由网格图

12、的前 K-1 条连续支路组成的路径互不订交，即最初 2k_1 条路径各不相同，当接收到第 K 条支路时，每条路径都有 2 条支路延伸到第 K 级上，而第 K 级上的每两条支路又都汇聚在一个节点上。 在 Viterbi 译码算法中， 把汇聚在每个节点上的两条路径的对数似然函数累加值进行比较， 尔后把拥有较大对数似然函数累加值的路径保存下来，而扔掉另一条路径，经优选后第 K 级只留下 2K 条幸存路径。选出的路径同它们的对数似然函数的累加值将一起被储藏起来。 由于每个节点引出两条支路， 所以今后各级中路径的延伸都增大一倍， 但比较它们的似然函数累加值后， 扔掉一半，结果保存下来的路径总数保持常数。

13、因此可知，上述译码过程中的根本操作是， “加 - 比- 选，即每级求出对数似然函数的累加值， 尔后两两比较后作出选择。 有时会出现两条路径的对数似然函数累加值相等的状况，在这种状况下可以任意选择其中一条作为“幸存路径。卷积码的编码器从全零状态出发， 最后又回到全零状态时所输出的码序列， 称为结尾卷积码。所以，当序列发送达成后，要在网格图的终结处加上 K-1个己知的信息作为结束信息。在结束信息到来时， 由于每一状态中只有与发送信息切合的那条支路被延伸， 所以在每级比较后，幸存路径减少一半。所以，在接收到 K-1个己知信息后，在整个网格图中就只有唯一的一条幸存路径保存下来， 这就是译码所得的路径。

14、 也就是说，在己知接收到的序列的状况下，这条译码路径和发送序列是最相似的。由上述可见， Viterbi 译码过程其实不复杂，译码器的运行是前向的、无反应的。它接收一段，计算一段，选择一段最可能的码段 ( 分支 ) ，从而到达整个码序列是一个有最大似然函数的序列。传输序列很长时，判决需要的长延时和相当大的储藏量是我们无法承受的。所以，实质应用中采用截短 Viterbi 算法，即不需要接收到所有序列才进行判决，当译码器接收并办理完了固定的 T T -2dB时，系统的误比特率迅速下降。0 误码率随信噪比的变化图10- 110- 210- 310- 410- 8- 6- 4- 2024- 10图 5-

15、1 不相同的信噪比卷积码误码性能的影响解析不相同拘束长度对卷积码误码性能影响用到的程序以下：clc;x=-10:5;%x 表示信噪比y=x;%y 表示信号的误比特率hold off;% 准备一个空白图形for i=1:length(x)SNR=x(i); % 信道的信噪比依次取 x 中的元素sim(convh); % 运行仿真程序，获得的误比特率保存在工作区变量 BitErrorRate中y(i)=mean(BitErrorRate); % 计算 BitErrorRate 的均值作为本次仿真的误比特率endsemilogy(x,y);% 绘制 x 和 y 的关系曲线图，纵坐标采用对数坐标grid on,title( 误码率随信噪比的变化图 )hold on% 保持已经绘制的图5.2 卷积码的对照如图 5-2 所示结果，在信噪比高出 10dB 此后，卷积编码传输与非卷积编码传输的误比特率根实情等，而在 SNR0.5);trel = poly2trellis(7,155 117);code = convenc(Signal,trel)