数字电子技术期末复习题doc.docx

1、数字电子技术期末复习题doc-、填空1、 已知 Y=A （B+C） +CD,贝寸 Y = -2、 已矢Y=AB+C+D ,贝ijY，= o3、 三态门的三个状态分别是逻辑1态、逻辑0态和 o4、 若电源电压为Vdd，则COMS反相器的阈值电压为 -5、 矩形脉冲的脉冲宽度与脉冲周期的比值，即q=tw/T称为 ,它也可以认为是一个周期内电平持续的时间。6、 全体最小项之和为 ，任意两个最小项的乘积为 7、 请写出摩根定理的表达式： o8、 TTL反相器的输入端悬空相当于 （A逻辑高电平、B逻辑低电平）。9、 环型振荡器是利用延迟反馈产生振荡的，它是将个反相器首尾相接 而构成的。10、 在设计任意

2、进制计数器时，实现跳跃的方法有 和 两种。11、 全体最大项之积为 ,任意两个最大项之和为 o12、 4 1= o13、 n个变量有 个最小项。14、 当T触发器的控制端接至固定的高电平时（即T恒等于1）,则特性方程为Q,+l = o有时也将这种接法的触发器叫做 触发器。15、 写出主从JK触发器的特性方程 o16、 写出T触发器的特性方程 。17、 写出D触发器的特性方程 -18、 一个五位二进制加法计数器，由00000状态开始，问经过169个输入脉冲后,此计数器的状态为 O19、 某寄存器由D触发器构成，有4位代码要存储，此寄存器必须有 个触 发器。20.描述同步时序电路有三组方程，指的是

3、 、 和 。21.施密特触发器具有两个重要特点：一是施密特触发器属于 触发，对于缓慢变化的信号同样适用，因此是一种优良的波形整形电路；二是具有 特性，提高了它的抗干扰能力。22.单稳态触发器有稳态和暂稳态两个不同的工作状态，暂稳态维持时间的长短取决于 ,与触发脉冲的宽度和幅值 o23.石英晶体多谐振荡器的振荡频率取决于石英晶体的 频率，与外接电阻和电容 o24.压控振荡器是一种频率可控的振荡器，它的振荡频率随输入 的变化而变化。25.有同步RS触发器、维持阻塞D触发器、主从JK触发器，其中抗干扰能力最强的是 ,具有约束条件的是 ,具有空翻现象的是 o26.欲将RS触发器转换成D触发器，R= ,

4、 S= o27.由于D触发器有 个稳定状态，它可记录 位二进制代码，存储8位二进制信息需要 个触发器。28.8位移位寄存器串行输入时，经()个CP脉冲后，8位数码全部移入寄存 器中，若该寄存器已存满8位数码，欲将其串行输出，则需要经过()个CP脉 冲后数码才能全部输出。29.在三变量的逻辑函数中，有 m5 -m6= (), UM (0, 1, 2, 3, 4, 5, 6, 7)=()。30.多谐振荡器有()个稳态，()个暂稳态。施密特触发器有()个稳态，()个暂稳态。单稳态触发器有()个稳态，()个暂稳态。31.555定时器电路的复位端4脚在不使用时应接()电平。32.由555定时器构成的施密

5、特触发器，其5脚接4V的电压源，则其电路的正 向阈值电压Ut+= C）,负向阈值电压Ut-=（）。33.计数器中能计到的最大数称为计数器的容量，它等于计数器所有各位全为1 时的数值，n位二进制计数器的容量等于（）。34.若将T触发器变为T触发器，则T=（）。35.若将D触发器变为JK触发器，则D=（）。36.下图所示的是TTL门电路，则该电路的输出丫=（）。37.已知函数的对偶式为AB+CD + BC ,则它的原函数为 38.下图所示的是CMOS 11电路，则该电路的输出丫=（）。39.若输入高电平为3.4V,输入低电平为0.2V,电源电压为5V,则CMOS反相器的 Voh= ，Vol= ，V

6、TH= 二、选择1.能够实现“线与”功能的门电路是（ ）。A、TTL反相器 B、OC门 C、TS门电路D、CMOS反相器2.将（3D.BE） 16转化为相应的二进制的结果是（）。A、(111101.1011111) 2 B、(101101.1011111) 2C、(111101.101111) 23.TTL反相器的输入端悬空相当于（ ）。A、高阻状态 B、逻辑低电平 C、逻辑高电平4.下图是用D触发器构成的移位寄存器，初始状态为0000,如果输入代码依次为1011,那么经过3个CP脉冲后，输出为（ ）。D串行DA、 1010 B、 0101 C、 01005.在下面的振荡器中利用负反馈进行工作

7、的是（ ）。A、环形振荡器 B、对称式多谐振荡器C、石英晶体振荡器 D、施密特触发器6.具有稳态和暂稳态两个不同工作状态的触发器是（ ）。A、施密特触发器 B、积分型单稳态触发器C、非对称式多谐振荡器 D、石英晶体振荡器7.下面电路接成的计数器是（ ）进制的计数器。A、七进制计数器 B、六进制计数器C、八进制计数器 D、九进制计数器&能够存贮0, 1的器件有（ ）。A、TTL 11 B、CMOS传输门 C、触发器 D、TS门9.边沿触发器的触发方式为（ ）。A、上升沿触发 B、下降沿触发 C、可以上升沿触发也可以下降沿触发10.属于边沿触发的触发器有（）。A、基本RS触发器 B、主从JK触发器

8、 C、CMOS传输门和COMOS逻辑门 构成的D触发器11.触发器有两个稳态（）C、A和B提到的都不对12.逻辑函数的表示方法中具有唯一性的是（）。A、真值表 B、表达式 C、逻辑图 D、卡诺图13.逻辑函数F=A（4B）=（）。A、B B、A C、4B D、怎B14.在何种输入情况下，“与非”运算的结果是逻辑0 （）。A、全部输入是0 B、任一输入是0 C、仅一输入是0 D、全部输入是115.在何种输入情况下，“或非”运算的结果是逻辑0 （）。A、全部输入是0 B、全部输入是1C、任一输入为0,其他输入为1 D、任一输入为116.555定时器电路5脚在不使用时应（）。A、接高电平 B、接低电

9、平 C、接地 D、通过0.01UF的电容接地17.能起到定时作用的电路是（）。A、单稳态触发器B、施密特触发器C、多谐振荡器D、双稳态触发器18.多谐振荡器的功能是（）。A、将连续变化的信号变成方波信号 B、产生一定频率的正弦波C、产生一定频率的方波 D、将不规则的波形变为正弦波19.为把1kHz的正弦波变成同频率的矩形波，应当选用（）。A、单稳态触发器 B、施密特触发器C、多谐振荡器D、数据选择器20.欲产生频率高度稳定的矩形波，应采用（）。A、单稳态触发器B、施密特触发器C、多谐振荡器D、石英晶体振荡器21.单稳态触发器，可以实现（）功能。A、定时器 B、鉴幅器 C、延时器 D、上述三种2

10、2.对于JK触发器，若输入J=0, K=l,则经过100个CP脉冲作用后，触发器的状态应为（ ）。A、0 B、1 C、高阻 D、保持23.下面电路中内部不存在正反馈结构的是（）。A、积分型单稳态触发器B、施密特触发器C、对称式多谐振荡器D、微分型单稳态触发器24.一个16选一的数据选择器，其地址输入（选择控制输入）端有（ ）个。A、1 B、2 C、4 D、1625.一个4位二进制码减法计数器的起始值为1001,经过100个时钟脉冲作用后 的值为（ ）oA、 1100 B、 0100 C、 1101 D、 010126.下面哪个方程不是用来描述时序逻辑电路的方程（ ）。27.下面的哪个叙述不是说

11、明单稳态触发器特点的（ ）。A、 具有稳态和暂稳态两个不同的工作状态B、 输入信号从低电平上升的过程中，电路状态转换时对应的输入电平和输入信号从高电平下降过程中对应的输入转换电平不同C、在外界触发脉冲作用下，能从稳态翻转到暂稳态，暂稳态持续一段时间以后，再自动返回稳态D、暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关2&对于T触发器，若原态0=0,欲使新态Qn+ =1,应使输入“（ ）。29.用555定时器组成施密特触发器，当输入控制端C0外接10V电压时，回斧电压为（ ）oA、3.33V B、5V C、6.66V D、10V30.下列触发器中，克服了空翻现象的有（ ）。

12、A、边沿D触发器B、主从RS触发器C、同步RS触发器D、主从JK触发器31.T触发器中，当T=1时，触发器实现（ ）功能。A、置1 B、置0 C、计数 D、保持32.下面的振荡器中不存在正反馈电路的是（ ）。A、非对称式多谐振荡器 B、积分型单稳态触发器C、微分型单稳态触发器 D、CMOS反相器构成的施密特触发器33.欲使JK触发器按Qn+1=QnI作，可使JK触发器的输入端（ ）。A、J=K=O B、J=Q, K=2 C、J=2，K=Q D、J=Q, K=0 E、J=0,K=234.若用JK触发器来实现特性方程为Qn+1=AQn+AB；则邛端的方程为（ ）。A、J=AB, K=A + 5 B

13、、J=AB, K= AB c、J=a + b, K=AB D、J= ab , k=AB35.与十进制数（53.5） io等值的数或代码为（ ）。A、（0101 0011.0101）842ibcd B、（35.8）坊 C、（110101.1）2 D、（65.4）836.当逻辑函数有n个变量时，共有 个变量取值组合。A、n B、2n C、n2 D、2n37.在下列触发器中，有约束条件的是（）。A、主从JK触发器 B、主从D触发器C、同步RS触发器 D、边沿D触发器38.对于T触发器，若原态Qn =1,欲使新态Qn+l =1,应使输入T=（）。A、0 B、1 C Q D Q39.对于D触发器，欲使Q

14、n+l =Qn,应使输入：0=（）。A、0 B、1 C Q D Q40.对于JK触发器，若匸K,则可完成（）触发器的逻辑功能。41.欲使JK触发器按en+1 =Qn工作，可使JK触发器的输入端（）。A、J=K=1 B、J=Q, K=2 C、J=Q, K=QD、J=Q, K=1 E、J=l, K=Q42欲使D触发器按0+i =刁工作，应使输入D=（）。A、0 B、1 C Q D Q43.为实现将JK触发器转换为D触发器，应使（）。A、J=D, K= B、K=D,匸万 C、J=K=D D、J=K=万44.边沿式D触发器是一种（）稳态电路。A、无 B、单 C、双 D、多45.以下各电路中，（）可以产

15、生脉冲定时。A、多谐振荡器 B、单稳态触发器C、施密特触发器 D、石英晶体多谐振荡器46.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达 式为Y= （）oA、Aj X0 + AjAqX + AjAqX2 + 刍A。XB XC、Aj Aq X | D、Aj Aq X 347.用四选一数据选择器实现函数y = A1A0 + A4-应使（）。A、Do=D2=O, Di=D3=1 B、Do=D2=1, Di=D3=0C、D=Di=O, D2=D3=1 D、Do=Di=1 , D2=D3=04&用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y = A2+A,应（）。A、用

16、与非门，B、用与门，Y = YJlC、用或门，Y = Y + Y D、用或门，Y = Y0+Y+Y4 + Y5+Y6+Y,49.一个8选一数据选择器的数据输入端有（）个。A、1 B、3 C、4 D、850.把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。51.N个触发器可以构成能寄存（）位二进制数码的寄存器。52.五个D触发器构成环形计数器，其计数长度为（）。同步时序电路和异步时序电路比较，其斧异在于后者（）。欲把36kHZ的脉冲信号变为1HZ的脉冲信号，若采用十进制集成计数器, 则各级的分频系数是（）。A、（3.6.10.10.10） B、（4.9.10.10.10）C、（3.

17、12.10.10.10） D、（6.3.10.10.10）56.n位环形移位寄存器的有效状态数是（）。A、n B、2n C、4n D、2n57.5个D触发器构成扭环形计数器，则计数长度为（）。A、5 B、10 C、25 D、3258.已知MSI优先编码器74LS148的输入斤=人=7； = 0,则输出端可斤石的值 是（）。A、 000 B、 010 C、 101 D、 11159.要使3线-8线译码器74LS138 I作，使能控制端STA,S7,ST的电平信号应是（）。60.已知MSI优先编码器74LS148的输入 0,则输出端可斤石的值 是（）。61.一个五位二进制加法计数器，由00000状

18、态开始，问经过169个输入脉冲后, 此计数器的状态为（）。62二进制加法计数器74161的初始状态为1101,经过100个CP脉冲之后，此 计数器的输出为（）。三、判断题（正确打V,错误的打X）1.逻辑变量的取值，1比0大。（）。2.异或函数与同或函数在逻辑上互为反函数。（）。3.若两个函数具有相同的真值表，则两个逻辑函数必然相等。（）。4.因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（）5.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（）6.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）7.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它

19、本身。（）8.逻辑函数Y=AB + AB+BC+BC已是最简与或表达式。（）9.因为逻辑表达式AB + AB +AB=A+B+AB成立，所以AB + AB= A+B成立。（）10.对逻辑函数Y=AB +AB+BC+BC利用代入规则，令A=BC代入，得Y=BCB + BCB+BC+BC = BC+BC成立。（）U.TTL与非门的多余输入端可以接固定高电平。（ ）12.判断下图所示的单稳态触发器电路中，为加大输出脉冲宽度所采取的下列措施哪些是对的，哪些是错的：Rd（1）加大 Rd （ ）； （2）减小 R（ ）； （3）加大 C （ ）（4）提高Vm （ ）； （5）增加输入触发脉冲的宽度（ ）。

20、13.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 （ ）14.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ ）15.D触发器的特性方程为Qn+1=D,与Q11无关，所以它没有记忆功能。（ ）16.十进制数（9） io比十六进制数（9） 16小。（ ）17.占空比的公式为：q = tw/T,则周期T越大占空比q越小。（ ）18.施密特触发器可用于将三角波变换成正弦波。（ ）19.积分型单稳态触发器可以使用窄脉冲触发电路。（）20微分型单稳态触发器可以使用窄脉冲触发电路。（）21.积分型单稳态电路，触发脉冲的宽度可以小于输出脉冲的宽度。（）22.积分型单稳态电路，触发

21、脉冲的宽度不可以小于输出脉冲的宽度。（）23.积分型单稳态电路，触发脉冲的时间间隔可以小于电路的恢复时间。（）24.积分型单稳态电路，触发脉冲的时间间隔不可以小于电路的恢复时间。（）25.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（）26.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（）27.对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）28.多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）29.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（）30.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（）31.施密特触发

22、器的正向阈值电压一定大于负向阈值电压。（）32.单稳态触发器是脉冲触发电路。（）33.施密特触发器是电平触发电路。（）34.单稳态触发器是电平触发电路。（）25.施密特触发器是脉冲触发电路。（）36.多谐振荡器是自激振荡电路。（）37.多谐振荡器和施密特触发器一样都是脉冲触发电路。（）38.多谐振荡器和单稳态触发器一样都是脉冲触发电路。（）39.多谐振荡器和施密特触发器一样是电平触发电路。（）40.编码与译码是互逆的过程。（）41.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（）42.同步时序电路具有统一的时钟CP控制。（）43.组合逻辑电路不含有记忆功能的器件。（）44.时序电路不含有记忆功能的器件。（）45.环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（）46.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（）47.数字电路中用T”和“0”分别表示两种状态，二者无大小之分。（）48.TTL反相器和CMOS反相器一样阈值电压均是电源电压的一半。（）49.TTL门电路的高电平为Vdd，低电平为0V。（）50.石英晶体多谐振荡器的振荡频率取决于石英晶体的振荡频率。（）51单稳态触发器的暂稳态时间与电路中RC参数成正比。（）