福师1103考试批次《计算机组成原理》复习题.docx

1、福师1103考试批次计算机组成原理复习题福师1103考试批次计算机组成原理复习题一一、单项选择题（每小题2分，共20分）1、CRT的分辨率为10241024像数，像数的颜色数为256，则刷新存储器容量是（ ）A 512KB B1MB C256MB D8MB2、将有关数据加以分类、统计、分析，以取得有价值的信息，我们称其为（ ）。A数据处理 B辅助设计 C实时控制 D数值计算3、现代计算机的运算器一般通过总线结构来组织，在下面的总线结构运算器中，单总线结构的操作速度最慢，而（ ）的操作速度最快。A双总线结构 B多总线结构C单总线结构 D三总线结构4、虚拟存储器是建立在多层次存储结构上，用来解决（

2、 ）的问题。A存储 B外存 C主存容量不足 D外存容量不足5、浮点数的表示范围和精度取决于（ ）A 阶码的位数和尾数的位数 B 阶码的位数和尾数采用的编码C 阶码采用的编码和尾数采用的编码 D. 阶码采用的编码和尾数的位数6. 某单片机的系统程序，不允许用户在执行时改变，则可以选用（ ）作为存储芯片。A. SRAM B. cache C. 辅助存储器D. 闪速存储器 7. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为（ ）。A. EA=(X)+(D) B. EA=(X)+(D)C. EA=(X)+D D. EA=(X)+D) 8. 下述I/O控制方式中，主

3、要由程序实现的是（ ）。A. PPU(外围处理机)方式 B. 通道方式C. 中断方式 D. DMA方式 9. 系统总线中地址线的功能是（ ）。A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备C. 用于指定主存和I/O设备接口电路的地址D. 用于选择外存地址 10. 多处理机实现（ ）级的并行。A. 指令 B. 任务或过程 C. 作业或程序D. 指令内部 二、改错题（针对各小题的题意，改正其结论中错误或补充其不足。每小题2分，共10分）1、 微程序控制器相比，组合逻辑控制器的速度较慢。2、 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，不用进行现场保护操作。

4、3、 程序计数器PC用来指示从外存中取指令。4、 定点表示法，小数点在数中的位置是固定的；浮点表示法，小数点在数中的位置是浮动的。 5、 对于浮点数，当字长一定时，分给阶码的位数越少，则表示数的范围越大。 三、名词解释（每小题4分，共20分）1、ALU2、RISC3、DMA4、Cache5、指令周期四、简答题（每小题5分，共20分）1、简述运算器的功能。2、简述主存和辅存的区别。3、存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期 = 50ns。问该存储器的带宽是多少？ 4、指令和数据均存放在内存中，CPU如

5、何从时间和空间上区分它们是指令还是数据？五、计算题（10分）设机器字长为8位（含1位符号位），用补码运算规则计算： A=19/32，B=-17/128，求A-B六、设计题（每题10分，共20分）1、 已知指令字长为16位，每个地址码为4位，采用扩展操作码的方式，设计15条三地址指令、15条二地址指令、15条一地址指令、16条零地址指令，请写出该指令系统的操作码的设计方案。2、 某计算机字长为32位，主存容量为64K字，采用单字长单地址指令，共有40条指令。试采用直接、立即、变址，相对四种寻址方式设计指令格式。福师1103考试批次计算机组成原理复习题一参考答案一、单项选择题12345678910

6、BABCADCCCC主观题答案仅供参考二、对错题1、错误。微程序控制器速度较慢2、错误。必须进行现场保护操作。3、错误。程序计数器PC用来保存将要执行的下一个条指令的地址。4、正确。5、错误。当机器字长一定时，分给阶码的位数越多，尾数占用的位数就越少，则数的表示范围越大，而尾数占用的位数减少，必然会减少数的有效数位，即影响数的精度。三、名词解释1、ALU计算机中执行各种算术和逻辑运算操作的部件。运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、比较和传送等操作，亦称算术逻辑部件（ALU）。2、RISCRISC（精简指令集计算机）是一种执行较少类型计算机指令的微处

7、理器3、DMADMA即直接存储器存取，是一种快速传送数据的机制。数据传递可以从适配卡到内存，从内存到适配卡或从一段内存到另一段内存。DMA技术的重要性在于，利用它进行数据传送时不需要CPU的参与。4、Cachecache是一个高速小容量的临时存储器，可以用高速的静态存储器芯片实现，或者集成到CPU芯片内部，存储CPU最经常访问的指令或者操作数据。5、指令周期CPU从内存取出一条指令并执行这条指令的时间总和。 四、简答题1、运算器：计算机中执行各种算术和逻辑运算操作的部件。运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、比较和传送等操作，亦称算术逻辑部件（ALU

8、）。计算机运行时，运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器；处理后的结果数据通常送回存储器，或暂时寄存在运算器中。2、主存存放计算机运行期间的大量程序和数据，存取速度较快，存储容量不大。辅存存放系统程序和大型数据文件及数据库，存储容量大，位成本低，但速度较慢。3、连续读出 m=8 个字的信息量是：q = 64位8 = 512位连续读出 8 个字所需的时间是：t = T + （m 1） = 200 + 750 = 5.510-7s交叉存储器的带宽是: W = q/t = 512/（5.510-7s） 93107 位/s4、从时间上讲,取指令事件发生在“取指周期”，取数据事件

9、发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通用寄存器）。五、计算题A=19/32=（0.100 1100）2 B= -17/128=（-0.001 0001）2A补=0.100 1100B补=1.110 1111 -B补=0.001 0001A-B补= 0. 1 0 0 1 1 0 0 + 0. 0 0 1 0 0 0 1 0. 1 0 1 1 1 0 1 无溢出 A-B=（0.101 1101）2 = 93/128六、设计题1、对于三地址指令，操作码长度为(1643)4位；对于双地址指令，操作码长度为(1642)8位，可扩展4位；对

10、于单地址指令，操作码长度为(164)12位，可扩展4位；对于零地址指令，操作码长度为32位，可扩展位为20位。至此，均可达到要求。2、40条指令至少需要操作码字段6位，所以剩下的长度为26位。主存的容量为64M字，则循着模式（X）2位，格式如下： 31 26 25 24 23 0 X = 00 直接寻址方式 有效地址 E = D X = 01 立即寻址方式 D字段为立即数 X = 10 变址寻址方式 有效地址E = （RX）+D（可寻址64M个存储单元） X = 11 相对寻址方式 有效地址E = （PC）+D（可寻址64M个存储单元）其中RX为变址寄存器（32位），PC为程序计数器（32位）

11、。在相对寻址时，位移量D可正可负。福师1103考试批次计算机组成原理复习题二一、单项选择题（每小题2分，共20分） 1、将有关数据加以分类、统计、分析，以取得有价值的信息，我们称其为（ ）。A数据处理 B辅助设计 C实时控制 D数值计算2、虚拟存储器是建立在多层次存储结构上，用来解决（ ）的问题。A存储 B外存 C主存容量不足 D外存容量不足3、微程序放在（ ）中。ARAM B控制存储器 C指令寄存器 D内存储器4下列数中最小的数是（ ）。A.（50）8 B.（100010）BCD C.（625）16 D（100101）25多处理机的体系结构属于（ ）计算机。A.SISD B.MIMD C.

12、SIMD D.MISD6.字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为（ ）。A +（1 2-32） B. +（1 2-31） C. 2-32 D. 2-317. 存储器是计算机系统中的记忆设备，它主要用来（ ）。A存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序8CPU中的译码器主要用于（ ）。A. 地址译码；B. 选择多路数据至ALU；C. 数据译码。D. 指令译码；9在以下描述的流水CPU基本概念中，正确的表述是（ ）。A流水CPU是以空间并行性为原理构造的处理器B. 流水CPU一定是多媒体CPUC. 流水CPU是以时间并行性为原理构造的处

13、理器D. 流水CPU一定是RISC机器10串行I/O标准接口IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，的数据传送率不可以是（ ）。A100兆位/秒 B200兆位/秒 C. 300兆位/秒D. 400兆位/秒二、改错题（针对各小题的题意，改正其结论中错误或补充其不足。每小题2分，共10分）6、 加法器是构成运算器的基本部件，为提高运算速度，运算器一般采用串行加法器。2.从二进制转换成十六进制时，只要以小数点为起点，向左、向右将每一位二进制数转换成一位十六进制数。 3、于浮点数，当字长一定时，分给阶码的位数越少，则表示数的范围越大。 4、权BCD码没有确定的位权值，因此不以按位

14、权展开求它们所代表的十进制。5、算机只能处理数字信息。 三、名词解释（每题4分，共20分）1、溢出2、相联存储器3、局部性4、存储器5、垂直型微指令四、简答题（每题5分，共20分）1、举出CPU中6个主要寄存器的名称及功能。2、何谓“总线仲裁”？一般采用何种策略进行仲裁，简要说明它们的应用环境。3、何谓CRT的显示分辨率、灰度级？4、CPU响应中断应具备哪些条件？五、计算题（10分）1、已知 x = - 0.01111 ，y = +0.11001，求 x 补， -x 补， y 补， -y 补，x + y =？，x y =？六、设计题（每题10分，共20分）1、 用16K*8位的DRAM芯片构成

15、64K*32位存储器，要求：（1） 画出该存储器的组成逻辑框图。（2） 设存储器读/写周期为0.5s,CPU在1s内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？2、 如果在一个CPU周期中要产生3个节拍脉冲：T1=200ns，T2=400ns,T3=200ns，试画出时序产生器逻辑图。12345678910CCBABBCDCC福师1103考试批次计算机组成原理复习题二参考答案一、单项选择题主观题答案仅供参考二、改错题7、 错误。运算器一般采用并行加法器。2、错。需要将二进制四位一组转为十六进制数。3、错误。当机器字

16、长一定时，分给阶码的位数越多，尾数占用的位数就越少，则数的表示范围越大，而尾数占用的位数减少，必然会减少数的有效数位，即影响数的精度。4、错误。用4位二进制数来表示1位十进制数中的09这10个数码，简称BCD码，有权值。5、错误。计算机可以处理各种信息。三、名词解释1、当运算结果超出机器数所能表示的范围时，称为溢出。2、相联存储器：一种按内容访问的存储器，每个存储单元有匹配电路，可用于cache中查找数据。3、访存局部性：CPU的访存规律，对存储空间的90%的访问局限于存储空间的10%的区域中，而另外10%的访问则分布在存储空间的其余90%的区域中。4、虚拟存储器：在内存和外存间建立的层次体系

17、，使得程序能够像访问主存储器一样访问外存储器，主要用于解决计算机中主存储器的容量问题。5、垂直型微指令：一种微指令类型，设置微操作码字码，采用微操作码编码法，由微操作码规定微指令的功能。四、简答题1、CPU有以下寄存器：（1） 指令寄存器（IR）：用来保存当前正在执行的一条指令。（2） 程序计数器（PC）：用来确定下一条指令的地址。（3） 地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。（4） 缓冲寄存器（DR）：作为CPU和内存、外部设备之间信息传送的中转站。 补偿CPU和内存、外围设备之间在操作速度上的差别。 在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。（5）

18、 通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。（6） 状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条 件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。2、连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。除CPU模块外，I/O功能模块也可以提出总线请求。为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件，以某种方式选择其中一个

19、主设备作为总线的下一次主方。一般来说，采用优先级或公平策略进行仲裁。在多处理器系统中对CPU模块的总线请求采用公平原则处理，而对I/O模块的总线请求采用优先级策略。3、分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。同时刷新存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越多，图像层次越清楚逼真。4、(1)在CPU内部设置的中断屏蔽触发器必须是开放的。(2)外设有中断请求时，中断请求触发器必须处于“1

20、”状态，保持中断请求信号。(3)外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。(4)当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。五、计算题 x 补=1.11111 -x 补=0.01111 y 补=0.11001 -y 补=1.11001x + y =0.11000x y =-11000六、设计题1、（1）组成64K32位存储器需存储芯片数为N=（64K/16K）（32位/8位）=16（片）每4片组成16K32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号。图略（2）依题意，采用异步刷新方式较合理，可满足

21、CPU在1S内至少访问内存一次的要求。设16K8位存储芯片的阵列结构为128行128列，按行刷新，刷新周期T=2ms，则两次刷新的最大时间间隔为15.5-0.5=15 (S)对全部存储单元刷新一遍所需时间为t Rt R 0.5128=64 (S)2、福师1103考试批次计算机组成原理复习题三一、单项选择题（每小题2分，共20分）1. 在主存和CPU之间增加cache存储器的目的是（ ）。A. 解决CPU和主存之间的速度匹配问题 B. 增加内存容量，同时加快存取速度C. 提高内存可靠性D. 增加内存容量2、微型计算机的分类通常以微处理器的（ ）来划分。A芯片名 B寄存器数目 C字长 D规格 3、

22、 下列数中最大的是（ ）。B（227）8 C（96）16 D（143）104、 设寄存器位数为8位，机器数采用补码形式（一位符号位），对应于十进制数-27，寄存器内为（ ）。A（27）16 B（9B）16 C（E5）16 D（5A）165、 计算机的存储器系统是指（ ）。ARAM存储器 BROM存储器 C主存储器 D主存储器和外存储器6、 算术/逻辑运算单元74181ALU可完成（ ）。A16种算术运算功能 B16种逻辑运算功能 C16种算术运算功能和16种逻辑运算功能 D4位乘法运算功能和除法运算功能7、 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ ）。A1MB B512K

23、B C256K D256KB8、 常用的虚拟存储系统由（ ）两级存储器组成。A主存辅存 B快存主存 C快存辅存 D通用寄存器主存9、 变址寻址方式中，操作数的有效地址等于（ ）。A基值寄存器内容加上形式地址 B堆栈指示器内容加上形式地址C变址寄存器内容加上形式地址 D程序计数器内容加上形式地址10、在虚拟存储器中，当程序正在执行时，由（ ）完成地址映射。A程序员 B编译器 C装入程序 D操作系统二、改错题（针对各小题的题意，改正其结论中错误或补充其不足。每小题2分，共10分）1.任意进制数转换成十进制数就是按权展的开多项式之和。 2、 一个指令周期中包含若干个机器周期，一个机器周期中包含若干个

24、时钟周期。3、时钟周期是处理器中处理动作的最小时间单位，通常称为一个T状态。这是微处理器完成一步完整操作的最小时间单位。 4、在指令流水线技术中，译码操作可以分为D 和D 两个阶段，因此又叫做二级译码。5、时钟周期是基本定时脉冲的两个沿之间的时间间隔，而基本定时脉冲是由外部振荡器产生的，通过CPU的CLK输入端输入。 三、名词解释（每题4分，共20分）1、溢出2、多体交叉存储器3、虚拟存储器4、写回法5、微程序四、简答题（每题5分，共20分）1、试比较基址寻址和变址寻址。2、请说明程序查询方式与中断方式各自的特点。3、提高存储器速度可采用哪些措施，请说出至少五种措施。4、说明总线结构对计算机系

25、统性能的影响五、计算题（10分）设机器字长为8位（含1位符号位），用补码运算规则计算： A=11/64，B=-15/32，求A+B六、设计题（每题10分，共20分）1、假设主脉冲源频率为10MHz，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。2、要求用256K*16位SRAM芯片设计1024K*32位的存储器。SRAM芯片有两个控制器端：当有效时，该片选中。当/R=1时执行读操作，当/R=0时执行写操作。12345678910ACBCDCCACD福师1103考试批次计算机组成原理复习题三参考答案一、单项选择题主观题答案仅供参考二、改错题1、正确。2、正确。3、正确。4、在指令流水线

26、技术中，译码操作可以分为D2、D2个阶段，但这不是二级译码。5、正确。三、名词解释1、当运算结果超出机器数所能表示的范围时，称为溢出。2、多体交叉存储器：由多个相互独立、容量相同的存储体构成的存储器，每个存储体独立工作，读写操作重叠进行。3、虚拟存储器：在内存和外存间建立的层次体系，使得程序能够像访问主存储器一样访问外存储器，主要用于解决计算机中主存储器的容量问题。4、写回法：cache命中时的一种更新策略，写cache时不写主存，而当cache数据被替换出去时才写回主存。5、微程序：存储在控制存储器中的完成指令功能的程序，由微指令组成。四、简答题1、基址寻址将CPU中基址寄存器的内容，加上指

27、令格式中的形式地址而形成操作数的有效地址。变址寻址将计算机指令的第二个字节与变址寄存器中的内容相加，得到有效的地址。2、程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了CPU时间，但硬件结构相对复杂一些。3、措施有：采用高速器件，采用cache （高速缓冲存储器），采用多体交叉存储器，采用双端口存储器，加长存储器的字长。4、（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。双总线系统中，存储容量不会受到外围设备数量的影响（2）指令系统双总线系统，必须有专门的I/O指令系统单总线系统，访问内存和I/O使用相同指令（3）吞吐量总线数量越多，吞吐能力越大五、计算题A=0.0010110 B=-0.0110100 A补=0.0010110 B补=1.1001100 A+B补=1.1100010 A+B=-0.0011110六、设计题1、2、需要（1024K*32）/（256K*16）=4*2=8片SRAM芯片，需要log2 (1024K /256K)=2位地址做芯片选择。