数字式秒表 包括仿真 报告 各个模块的设计.docx

1、数字式秒表 包括仿真 报告 各个模块的设计数字式秒表课程设计任务及要求 1. 设计并制作一个数字式秒表2. 主要单元电路参数计算和元器件选择；3. 画出总体电路图；4. 借助仿真软件在计算机上进行仿真试验；5. 仿真成功后，在插线板上连接设计的电路并进行调试和测试；6. 最终实现秒表的计时、停止、复位功能前言本次课程设计所要实现的三位数字式秒表是电子通信类专业实验环节中最基本的一项设计性实验，也是学生们必须熟练掌握的一项基本技能之一。数字秒表是采用数字电路实现对分、秒、毫秒进行控制的数字显示计时装置，广泛用于体育比赛中，有很高的实用价值。该数字计数系统由直流电源、计数电路、0.1秒脉冲发生电路

2、、计数控制电路、锁存译码及数码显示电路组成。其中核心的部分为0.1秒脉冲发生器、计数、译码及显示电路部分，而其它部分是为了使电子秒表功能更加完善而采取的附加控制部分。本设计报告由内容摘要、设计目的、设计要求、方案论证、单元电路设计、电路图及电路工作原理、组装调试、设计成果评价、课程设计心得体会、参考文献和元器件清单十一大部分组成，力求将整个系统的设计过程、工作原理及心得体会完整的呈现出来。1、方案论证及选择1.1整体电路构思：利用已学的数模电知识进行单元电路的设计，再将各个单元电路进行级联成为整体电路图。1.2方案1 计数电路由三个异步清零的74LS160计数器，一个与非门组成。六十进制计数器

3、：对分和秒进行计数；六进制计数器：分别对秒十位分十位进行计数；十进制计数：分别对秒个位和分个位进行计数；扫描显示译码器：完成对7字段数码管显示的控制；3片74 LS160通过进位端级联组成模1000的计数器，其中低位的两片 U2.U3构成一百进制，由与非门锁定最高位U1在00000110，构成六进制，这样就组成10*10*6的600进制计数器，信号作为计数时钟接到三个时钟端，使计数器对信号脉冲进行计数。1.3方案2 计数电路由三个同步置数的74LS160计数器，一个与非门组成。此方案与方案1电路的不同处是与非门的输出接三个计数器的异步清零端，采用 并行置数。计数从高位到低位依次为6、0、0。其

4、中600是过渡状态，显示器上只存在个很短时间，几乎无显示，所以计数从000到599，然而输入的是0.1秒的脉冲，所以计数是从00.0到59.9同时，把秒脉冲接到三个计数器的时钟端，控制技术器在高脉冲是计数，下降沿锁存计数结果，以便输出显示，低电平时清零计数器，以便下一个秒脉冲重新开始计数。数字式秒表系统图 备注：（1）图中直流电源的变压器为220V变9V的。（2）图中的时钟电路由输出脉冲占空比为2/3的NE555定时器组成。（3）计数电路由三个74LS160组成。（4）锁存译码电路由三个CD4511组成。（5）数码显示电路由三个共阴极七段数码显示器，和若干电阻组成。1.4方案选择：方案二与已学

5、的数模电知识联系比较紧密，有较好的知识基础，能够将所学知识与实践联系起来，而且电路设计能够模块化，实现也比较简单，所需器件实验室也能够满足，因此最终选择方案二实现本次课程设计。2、单元电路设计2.1信号发生器的设计数字式秒表由振荡器，分频器，计数器，译码器和显示电路所组成。振荡器产生的毫秒信号输入计数进行计数，并把累计结果以分，秒，毫秒的形式表示显示出来。振荡器是整个秒表的核心，它产生一个频率标准，其精度和稳定度基本决定了秒表的计时准确性和精度。由于555定时器的比较器灵敏度高，输出驱动电流大，功能灵活且电路结构简单计算简单。因此在本电路中采用NE555定时器构成的多谐振荡器作为振荡源，用来产

6、生10HZ的脉冲信号。 2.1.1电路原理图设计 2.1.2元器件选择及参数计算555定时器的频率和占空比尤其外部所接的电阻和电容共同决定，因此只要选择好电容和电阻的参数就能够产生所需频率的脉冲。频率：f=1.43/(R1+2R2)C=10Hz，产生10Hz频率占空比：q=r1/(r1+2r2)=2/3所以，电容C1=0.01u，C2=10u定值电阻R=4.7K，可变电阻R=1K,设计中可用两个4.8K的电阻代替。端口3为脉冲发生器的输出端口。2.2控制电路的设计控制电路是完善整个系统电路的必不可少的模块。核心器件采用7476JK触发器。采用J1、J2、Q2这几个端实现相关的控制功能。将J1接

7、至信号发生器的复位端，当为高电平时产生脉冲信号，当为低电平是封锁脉冲信号使计数器不能计数，以实现暂停功能。J2接至计数器的清零端，当为高电平时计数器正常工作，为低电平时计时器清零，以实现清零功能。Q2接至CD4511的控制端，当为高电平时显示译码数据，为低电平时锁存显示，但计数器仍正常工作，这样就实现了固显功能。2.3直流电源的设计其电路图如图所示直流电压源的输入为220V交流电因此采用变压器直接变压的方法，使输出为9V的交流电，再利用整流桥将交流电变为直流电压，之后用2200u和0.047u并联网络作为滤波电路,为了是输出电压稳定采用7805作伪稳压电路，为后面的电路提供稳定的5V直流电压。

8、2.4译码显示电路的设计译码器部分由三片CD4511构成。将秒计时器74LS160的四个输出端QA、QB、QC、QD分别对应接至译码器CD4511的输入端，译码后的事故初段接至共阴极7段数码管的ag端，就可以显示09十进制数字。毫秒和十秒位同理。这样就构成一个完整的译码显示电路。2.5计数电路的设计计数器部分采用三片74ls160串行的方式构成。74ls160是十进制的计数器，具有置数、清零的功能。EP、ET是使能端，为高电平有效。将低位的输出信号接至高位的使能端，将最高位芯片通过与非门产生进位清零信号，从而达到整体回零的目的。从而构成完整的计数单元3、电路仿真分析各单元电路和系统电路设计好之

9、后就要进行仿真了。仿真是利用专业的软件模拟电路的运行结果，是检验电路设计是否正确能否工作的快捷有效的方法。我们仿真时用的是Proteus7.0，它是专业的电子电路仿真软件。具有强大的库功能，可以在里面找到各种型号的电子元器件。并且具有各种模拟测试仪器，如电压表、示波器、各种型号的电源等。因此可以对电路进行参数的测量。使用十分方便。3.1电路的仿真信号源的仿真图及测试结果：3.1电路的仿真信号源的仿真图及测试结果：计数及译码显示部分的仿真结果：3.2整体电路图初稿四、电路的装调和分析4.1电路的安装和调试在领到器件并按照功能检测完器件之后我们开始进行组装调试。我们分工完成各个部分的组装最后再进行

10、总装，这样既可以发挥个人的技术特长又能够提高效率。我主要负责直流电源和时钟脉冲发生器的组装调试。电源采用变压器直接变压的方式是输出为5V直流电压。按照之前设计好的电路图在插线板上开始布线，布线完成经再次对照电路图无误后接通220V交流电源，经过调试用电压表测量输出为5.005V的直流电压符合设计要求。提供时钟脉冲的信号源选用的是NE555，和1k电阻两个，2个47K的电阻，10uf和0.01uf电容各一个，按照电路原理图接好线后经过无数次的调试，最终，在老师的指导下，将输出信号经与非门后才得到了所要求的稳定的10Hz信号，才完成了信号源的调试。接下来完成的是计数电路，计数电路是由三个74LS1

11、60组成的串行输入同步置数电路，译码锁存电路是由三片CD4511构成的， CD4511构成的译码锁存电路所得到的二进制代码由BCD 码七段码译码器来显示完成。然后是控制电路，控制电路是由两块74LS76JK触发器组成。将以上模块连接在一起就构成了所要求的计数电路。本设计采用电路仿真对设计电路进行了调试，在调试过程中遇到了不少的麻烦，经过多次反复的检查和排除，最终实现了全部功能。调试方法：按模块调试，在每个模块的输入端加理想的调试信号，在输出端接示波器，观察输出波形，如果波形符合设计预期，则说明此模块工作正常，否则可按从输出到输入的顺序逐一排查，直到解决问题。当各模块调试无误后，将各模块连接起来

12、，同时要注意接口的电平匹配问题。4.2故障及分析故障1：脉冲发生器（555定时器构成的多谐振荡器）没法实现0.1秒的脉冲信号。原因：参数不对。排除方法：利用f=(1.43/R1+2R2)C适当的选取定值电阻、电容的大小和可变电阻的最大阻值，最终使得其产生正确的脉冲信号。故障2：数码管显示乱码。原因：计数器芯片74LS160管脚接线错误，LED数码管的共极性弄反（按共阳极的接线方法接线）。排除方法：对计数器正确接线，调整数码管的阴阳极接线（按共阴极的接线方法接线）。故障3：数码管数字跳动频率不均匀。原因：使能输入信号和清零信号的波形不是规则的脉冲方波。排除方法：用示波器观察脉冲输出电路输出端的波

13、形，如果不规则就加以个反相器（用74LS00代替）整形，同时，这样还能达到减小误差的目的。故障4：直流电压源输出电压为9V原因：稳压管接地端接触不良排除方法：重新安装稳压管确保接触良好，并区分清输入端、输出端和接地端。用电压表测试使其输出为5V。经过反复的调试和测量最终所得结果与设计要求相符，达到了实验初课设要求中的各项性能指标，并且在将各模块电路总装在一起后仍能准确的实现所有功能，即实现了由0.1秒到59.9秒的计数、暂停、清零和固显等功能。4.3电路测试结果与分析4.3.1基本JK触发器的测试操作Q 的值的值按动K201按动K110基本JK 触发器的测试基本JK 触发器实现了启动和停止秒表

14、的作用。4.3.2时钟发生器的测试示波器输出波形为五、课程设计总结为期三周的课程设计将要结束，在这三周时间里我学到了以及掌握了很多课本上所学不到的东西。首先我们的动手能力及基本技能得到了提高，如对各种数码管元器件的功能有了更深入的了解，对常用元器件的识别、测量、熟练运用有了恒大提高。通过对已学的数电知识回顾和运用巩固加深了对基础知识的理解。最重要的是对电子电路系统开发的基本思想、基本程序和总体过程有了一个初步的认识，这将正确指导我们以后的学习，对我们以后的毕业设计打下了一个扎实的基础。在这三周时间里，我们小组进行了明确的分工，有设计电源的，控制的，数字译码的，我设计的是信号脉冲部分，实验虽然很

15、辛苦，但在实验过程中我体会回到了从失败到成功的喜悦。在设计实践的过程中，我深深的体会到扎实的知识基础得重要性，以及熟练的动手能力，要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。在整个电路的设计过程中，花费时间最多的是将设计电路用元件连接出来，这也印证了我们动手能力的薄弱，我们在各个单元电路的连接上花费了大量时间。我们在设计时曾做出了两套方案以及仿真电路，我们仔细比较分析其原理以及可行的原因，这才确定了我们的电路。实验过程中，我深刻的体会到自学能力的重要性。因为我们要根据任务书选择合适的元器件，在设计之前必须查阅大连的资料熟悉他们的功能，以便选择符合要求的器件。而且必须搞清楚

16、每个元器件的内部结构、管脚图、以及参数计算等。我认为在设计过程中培养的自学能力是十分难得的。通过这次对数字式秒表的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字秒表的原理与设计理念。在此次的数字秒表设计过程中，我更进一步地熟悉了芯片的结构、管脚图、功能表及掌握了各芯片的工作原理和其具体的使用方法。而且这些知识是对我们大学生来说十分宝贵的实践经验，是无法在课堂上获得的，是现今社会最重视的同时也是我们最需要提高的部分。在设计成果检查过程中我们发现实验结果与理论结果出现了误差，通过总结及验证我们认为是误差是元器件规格型号及干扰所产生的。通过这次课程设计学习，我觉的数字电子设计是一个很有意

17、思的东西，通过不同的设计可以设计出一些具有很多意想不到功能的成果。这次课程设计使我对各种电路都有了大概的了解，也学会了常用仿真软件的使用，在平时的理论学习中遇到的问题都一一解决，加深了我对专业的了解，培养了我对学习的兴趣，为以后的学习打下了好的开端，我受益匪浅。在课程设计中我们经历了失败以及成功后的喜悦。我也明白了，理论知识学的再怎么优秀，如何将它们应用到实际中才是最重要的。参考文献1、数字电子技术基础（第五版）阎石 高等教育出版社2、模拟电子技术基础（第四版）童诗白 华成英 高等教育出版社3、电子技术基础实验与课程设计（第二版） 高吉祥主编 电子工业出版社4、电子技术实践与训练 黄仁欣主编

18、清华大学出版社以及网络附录附录A：总体电路图附录B：原器件清单使用器件个数74ls1603个74ls762个CD45113个开关2个发光二极管1个74ls001个七段数码管3个555定时器1个78051个电阻R12个 （48k）电阻R25个（1k）电容10u 0.01u 各1个2200u 200u 2个2p2s变压器1个电桥1个电源220v 50Hz1个附录C：芯片的管脚图1、74LS00（二输入四与非门）74ls00是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。2、74LS16074LS160 芯片同步十进制计数器（直接清零） 用于快速计数的内部超前进位 用于n

19、位级联的进位输出 同步可编程序 有置数控制线 二极管钳位输入 直接清零 同步计数3、555定时器用555构成的多谐振荡器，通过电容充放电可以形成方波来为计数器74LS160提供脉冲信号。4、CD4511CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器CD4511引脚图_ 其功能介绍如下： BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LT：3脚是测试输入端，当BI=1，LT

20、=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。 A1、A2、A3、A4、为8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效5、七段数码管6、74LS76触发器是构成时序逻辑电路的基本单元，触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T触发 器和T触发器等多种类型；按其电路结构分为主从型触发器和维持阻塞型触发器等。1JK触发器（1）JK触发器符号及功能JK触发器有两个稳定状态：一个状态是Q1，Q=0，称触发器处于“1”态，也叫置位状态；另一个状态 是Q0，Q1，称触发器处于“0”态，也叫复位状态。JK触发器具有“置0”、“置1”、保持和翻转功 能，符号如图l所示。反映JK触发器的Qn和Qn、J、K之间的逻辑关系的状态表见表1。状态表中，Qn表示时钟脉冲来到之前触发 器的输出状态，称为现态，Qn+1表示时钟脉冲来到之后的状态，称为次态。JK触发器的种类很多，有双JK触发器74LS107，双JK触发74LS114，741S112，74HC73，74HCT73等，有 下降沿触发的，也有上升沿触发的。图l所示的JK触发器是下降沿触发的。