电子技术基础重点检测四套卷.docx

1、电子技术基础重点检测四套卷电子技术基础检测四套卷第1章 检测题 （共100分，120分钟）一、填空题：（每空0.5分，共20分）1、两个与非门构成的基本RS触发器的功能有 清零 、 置1 和 保持 。电路中不允许两个输入端同时为 为低电平 ，否则将出现逻辑混乱。2、通常把一个CP脉冲引起触发器多次翻转的现象称为 空翻 ，有这种现象的触发器是 钟控RS 触发器，此类触发器的工作属于 电平 触发方式。3、为有效地抑制“空翻”，人们研制出了 边沿 触发方式的 主从型JK 触发器和 维持阻塞D 触发器。4、JK触发器具有 置0 、 置1 、 保持 和 翻转 四种功能。欲使JK触发器实现的功能，则输入端

2、J应接 1 ，K应接 1 。5、D触发器的输入端子有 1 个，具有 置0 和 置1 的功能。6、触发器的逻辑功能通常可用 功能真值表 、 逻辑函数式 、 状态转换图 和 时序波形图 等多种方法进行描述。7、组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。8、JK触发器的次态方程为 ；D触发器的次态方程为 。9、触发器有两个互非的输出端Q和，通常规定Q=1，=0时为触发器的 “1” 状态；Q=0，=1时为触发器的 “0” 状态。10、两个与非门组成的基本RS触发器，在正常工作时，不允许 0 ，其特征方程为 ，约束条件为 。11、钟控的RS触发器，在正常工作时，不允许输入端

3、R=S= 1 ，其特征方程为 ，约束条件为 SR=0 。12、把JK触发器 的两个输入端连在一起 就构成了T触发器，T触发器具有的逻辑功能是 保持 和 翻转 。13、让 T 触发器恒输入“1”就构成了T触发器，这种触发器仅具有 翻转 功能。二、正误识别题（每小题1分，共10分）1、仅具有保持和翻转功能的触发器是RS触发器。 （错）2、基本的RS触发器具有“空翻”现象。 （错）3、钟控的RS触发器的约束条件是：RS=0。 （错）4、JK触发器的特征方程是：。 （错）5、D触发器的输出总是跟随其输入的变化而变化。 （对）6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。 （错）7、主从

4、型JK触发器的从触发器开启时刻在CP下降沿到来时。 （对）8、触发器和逻辑门一样，输出取决于输入现态。 （错）9、维持阻塞D触发器状态变化在CP下降沿到来时。 （错）10、凡采用电位触发方式的触发器，都存在“空翻”现象。 （错）三、选择题（每小题2分，共20分）1、仅具有置“0”和置“1”功能的触发器是（ C ）。A、基本RS触发器 B、钟控RS触发器 C、D触发器 D、JK触发器2、由与非门组成的基本RS触发器不允许输入的变量组合为（ A ）。A、00 B、01 C、10 D、113、钟控RS触发器的特征方程是（ D ）。A、 B、C、 D、4、仅具有保持和翻转功能的触发器是（ B ）。A、

5、JK触发器 B、T触发器 C、D触发器 D、T触发器5、触发器由门电路构成，但它不同门电路功能，主要特点是（ C ）A、具有翻转功能 B、具有保持功能 C、具有记忆功能6、TTL集成触发器直接置0端和直接置1端在触发器正常工作时应（ C ）A、=1，=0 B、=0，=1C、保持高电平“1” D、保持低电平“0”7、按触发器触发方式的不同，双稳态触发器可分为（ C ）A、高电平触发和低电平触发 B、上升沿触发和下降沿触发C、电平触发或边沿触发 D、输入触发或时钟触发8、按逻辑功能的不同，双稳态触发器可分为（ A ）。A、RS、JK、D、T等 B、主从型和维持阻塞型C、TTL型和MOS型 D、上述

6、均包括9、为避免“空翻”现象，应采用（ B ）方式的触发器。A、主从触发 B、边沿触发 C、电平触发10、为防止“空翻”，应采用（ C ）结构的触发器。A、TTL B、MOS C、主从或维持阻塞四、简述题（每小题3分，共15分）1、时序逻辑电路的基本单元是什么？组合逻辑电路的基本单元又是什么？答：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路。2、何谓“空翻”现象？抑制“空翻”可采取什么措施？答：所谓“空翻”，是指触发器在一个CP脉冲为1期间输出状态发生多次变化的现象。抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。3、触发器有哪几种常见的电路结构形式？它们各有什么样的动

7、作特点？答：触发器常见的电路结构形式有两个与非门或两个或非门构成的基本RS触发器、由基本RS触发器和导引门构成的钟控RS触发器、主从型JK触发器以及维护阻塞D触发器等。基本RS触发器的输出随着输入的变化而变化，电平触发；钟控RS触发器是在CP=1期间输出随输入的变化而变化；主从型JK触发器在时钟脉冲下降沿到来时触发；维持阻塞D触发器是在时钟脉冲上升沿到来时刻触发。4、试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。答：钟控RS触发器的特征方程：，SR=0（约束条件）；JK触发器的特征方程：； D触发器的特征方程：Q n +1= D n。5、你能否推出由两个或非门组成的基本RS触发器的

8、功能？写出其真值表。答：由两个或非门组成的基本RS触发器如图所示，其功能与钟控RS触发器相同，所不同点是或非门构成的基本RS触发器是电平触发方式，没有时钟脉冲控制。功能真值表也与钟控RS触发器完全相同。五、分析题（共35分）1、已知TTL主从型JK触发器的输入控制端J和K及CP脉冲波形如图6-18所示，试根据它们的波形画出相应输出端Q的波形。（8分） Q 2、写出图6-19所示各逻辑电路的次态方程。（每图3分，共18分）解：（a）图： （b）图： （c）图：（d）图： （e）图： （f）图：3、图6-20所示为维持阻塞D触发器构成的电路，试画出在CP脉冲下Q0和Q1的波形。（9分） 解：Q0n

9、+1=，Q1n+1=，设触发器初态为00，各位触发器在CP上升沿触发。显然在每一个CP脉冲上升沿到来时，触发器Q0状态就翻转一次，而触发器Q1的状态翻转发生在Q0由0到1时刻。图略。第2章 检测题 （共100分，120分钟）一、填空题：（每空0.5分，共33分）1、时序逻辑电路按各位触发器接受 时钟脉冲控制 信号的不同，可分为 同 步时序逻辑电路和 异 步时序逻辑电路两大类。在 异 步时序逻辑电路中，各位触发器无统一的 时钟脉冲控制 信号，输出状态的变化通常不是 同一时刻 发生的。2、根据已知的 逻辑电路 ，找出电路的 输入 和其现态及 输出 之间的关系，最后总结出电路逻辑 功能 的一系列步骤

10、，称为时序逻辑电路的 分析 。3、当时序逻辑电路的触发器位数为n，电路状态按 二进制 数的自然态序循环，经历的独立状态为2n个，这时，我们称此类电路为 二进制 计数器。 二进制 计数器除了按 同步 、 异步 分类外，按计数的 加减 规律还可分为 加 计数器、 减 计数器和 可逆 计数器。4、在 十进制 计数器中，要表示一位十进制数时，至少要用 四 位触发器才能实现。十进制计数电路中最常采用的是 8421 BCD代码来表示一位十进制数。5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路类型通常称为 莫尔 型时序逻辑电路；如果电路中不但除了有存储记忆电路的输入端子，还有逻辑门电路的输

11、入时，构成的电路类型称为 米莱 型时序逻辑电路。6、分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的 驱动 方程、 输出 方程和 次态 方程，若所分析电路属于 异 步时序逻辑电路，则还要写出各位触发器的 时钟脉冲 方程。7、时序逻辑电路中某计数器中的 无效 码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入 有效循环体 ，使 无效 码不再出现的能力称为 自启动 能力。8、在 分频 、 控制 、 测量 等电路中，计数器应用得非常广泛。构成一个六进制计数器最少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。9、寄存器可分为 数码 寄存器和 移

12、位 寄存器，集成74LS194属于 双向 移位寄存器。用四位移位寄存器构成环行计数器时，有效状态共有 4 个；若构成扭环计数器时，其有效状态是 8 个。10、 寄存 器是可用来存放数码、运算结果或指令的电路，通常由具有存储功能的多位 触发 器组合起来构成。一位 触发 器可以存储1个二进制代码，存放n个二进制代码的 寄存 器，需用n位 触发 器来构成。11、74LS194是典型的四位 TTL 型集成双向移位寄存器芯片，具有 左移和右移 、并行输入、 保持数据 和 清除数据 等功能。12、555定时器可以构成施密特触发器，施密特触发器具有 回差 特性，主要用于脉冲波形的 整形 和 变换 ；555定

13、时器还可以用作多谐振荡器和 单 稳态触发器。 单 稳态触发器只有一个 暂稳 态、一个 稳 态，当外加触发信号作用时， 单稳 态触发器能够从 稳 态翻转到 暂稳 态，经过一段时间又能自动返回到 稳 态，13、用集成计数器CC40192构成任意进制的计数器时，通常可采用反馈 预置 法和反馈 清零 法。二、判断题（每小题1分，共10分）1、集成计数器通常都具有自启动能力。 （对）2、使用3个触发器构成的计数器最多有8个有效状态。 （对）3、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。 （错）4、利用一个74LS90可以构成一个十二进制的计数器。 （错）5、用移位寄存器可以构成8421BCD码

14、计数器。 （错）6、555电路的输出只能出现两个状态稳定的逻辑电平之一。 （对）7、施密特触发器的作用就是利用其回差特性稳定电路。 （错）8、莫尔型时序逻辑电路，分析时通常不写输出方程。 （对）9、十进制计数器是用十进制数码“09”进行计数的。 （错）10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。 （对）三、选择题（每小题2分，共20分）1、描述时序逻辑电路功能的两个必不可少的重要方程式是（ B ）。A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和时钟方程 D、驱动方程和输出方程2、用8421BCD码作为代码的十进制计数器，至少需要的触发器触发器个数是（ C ）。A

15、、2 B、3 C、4 D、53、按各触发器的状态转换与时钟输入CP的关系分类，计数器可分（ A ）计数器。A、同步和异步 B、加计数和减计数 C、二进制和十进制4、能用于脉冲整形的电路是（ C ）。A、双稳态触发器 B、单稳态触发器 C、施密特触发器5、四位移位寄存器构成的扭环形计数器是（ B ）计数器。A、模4 B、模8 C、模166、下列叙述正确的是（ D ）A、译码器属于时序逻辑电路 B、寄存器属于组合逻辑电路C、555定时器属于时序逻辑电路 D、计数器属于时序逻辑电路 7、利用中规模集成计数器构成任意进制计数器的方法是（ B ）A、复位法 B、预置数法 C、级联复位法8、不产生多余状态

16、的计数器是（ A ）。A、同步预置数计数器 B、异步预置数计数器 C、复位法构成的计数器9、数码可以并行输入、并行输出的寄存器有（ C ）A、移位寄存器 B、数码寄存器 C、二者皆有10、改变555定时电路的电压控制端CO的电压值，可改变（ C ）A、555定时电路的高、低输出电平 B、开关放电管的开关电平C、比较器的阈值电压 D、置“0”端的电平值四、简述题（，每小题3分，共12分）1、说明同步时序逻辑电路和异步时序逻辑电路有何不同？答：同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态发生变化的时间通常也不相同。2、钟控的RS触

17、发器能用作移位寄存器吗？为什么？答：移位寄存器除寄存数据外，还能将数据在寄存器内移位，因此钟控的RS触发器不能用做这类寄存器，因为它具有“空翻”问题，若用于移位寄存器中，很可能造成一个CP脉冲下多次移位现象。用作移位寄存器的触发器只能是克服了“空翻”现象的边沿触发器。 3、何谓计数器的自启动能力？答：所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。4、施密特触发器具有什么显著特征？主要应用有哪些？答：施密特触发器的显著特征有两个：一是输出电压随输入电压变化的曲线不是单值的，具有回差特

18、性；二是电路状态转换时，输出电压具有陡峭的跳变沿。利用施密特触发器的上述两个特点，可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。五、分析题（共25分）1、试用74LS161集成芯片构成十二进制计数器。要求采用反馈预置法实现。（7分）2、电路及时钟脉冲、输入端D的波形如图7-313所示，设起始状态为“000”。试画出各触发器的输出时序图，并说明电路的功能。（10分）解：分析：（1）电路为同步的米莱型时序逻辑电路；（2）各触发器的驱动方程：J1=D K1= J2=Q1n K2= J3=Q1n K3=各触发器的次态方程： （3）根据上述方程，写出相应的逻辑功能真值表：CPDQ1

19、n Q2n Q3nQ1n+1 Q2n+1 Q3n+1100 0 00 0 0210 0 01 0 0301 0 00 1 0400 1 00 0 1500 0 10 0 0从功能真值表中可看出，该电路属于右移移位寄存器。其时序逻辑图如图中红笔示。3、已知计数器的输出端Q2、Q1、Q0的输出波形如图7-32所示，试画出对应的状态转换图，并分析该计数器为几进制计数器。（8分）解：状态转换关系为：101010011000100001110。该计数器为七进制计数器。第3章 检测题 （共80分，100分钟）一、填空题：（每空0.5分，共23分）1、一个存储矩阵有64行、64列，则存储容量为 4096 个

20、存储单元。2、存储器容量的扩展方法通常有字 扩展、位 扩展和 字、位同时 扩展三种方式。3、可编程逻辑器件PLD一般由 输入缓冲 、 与阵列 、 或阵列 、 输出缓冲 等四部分电路组成。按其阵列和输出结构的不同可分为PLA 、PAL 和GAL 等基本类型。4、计算机中的 内存储器 和 高速缓冲存储器 统称主存， CPU 可直接对主存进行访问。 内 存储器一般由半导体存储器构成，通常装在计算机 主板 上，存取速度快，但容量有限； 高速缓冲 存储器位于内存与CPU之间，一般用来解决 存取速度 与存储容量之间的矛盾，可提高整个系统的运行速度。5、计算机内存使用的类型主要是 随机存取 存储器和 可编程

21、逻辑 器件。按其存储信息的功能可分为 只读存储器ROM 和随 随机存取存储器RAM 两大类。6、GAL16V8主要有 简单型 、 复杂型 、 寄存器型 三种工作模式。7、PAL的与阵列 可编程 ，或阵列 固定 ；PLA的与阵列 可编程 ，或阵列 可编程 ；GAL的与阵列 可编程 ，或阵列 固定 。8、存储器的主要技术指标有 存储容量 、 存取速度 、 功耗 、 可靠性 和集成度等。9、RAM主要包括 地址译码器 、 存储矩阵 和 读/写控制 电路等部分。10、当RAM中的片选信号 “1” 时，RAM被禁止读写，处于保持状态；当 “0” 时，RAM可在读/写控制输入R/的作用下作读出或写入操作。

22、11、ROM按照存储信息写入方式的不同可分为 固定 ROM、 可编程的 PROM、 可光擦除可编程 的EPROM和 可电擦除可编程 的E2PROM。12、目前使用的 EPROM可多次写入的存储单元是在MOS管中置入 浮置栅 的方法实现的。二、判断题（每小题1分，共7分）1、可编程逻辑器件的写入电压和正常工作电压相同。 （错）2、GAL可实现时序逻辑电路的功能，也可实现组合逻辑电路的功能。 （对）3、RAM的片选信号=“0”时被禁止读写。 （错）4、EPROM是采用浮栅技术工作的可编程存储器。 （对）5、PLA的与阵列和或阵列都可以根据用户的需要进行编程。 （对）6、存储器的容量指的是存储器所能

23、容纳的最大字节数。 （对）7、10241位的RAM中，每个地址中只有1个存储单元。 （对）三、选择题（每小题2分，共20分）1、图8-15输出端表示的逻辑关系为（A）。A、ACD B、C、B D、2、利用电容的充电来存储数据，由于电路本身总有漏电，因此需定期不断补充充电（刷新）才能保持其存储的数据的是（B）A、静态RAM的存储单元 B、动态RAM的存储单元3、关于存储器的叙述，正确的是(A)A、存储器是随机存储器和只读存储器的总称B、存储器是计算机上的一种输入输出设备C、计算机停电时随机存储器中的数据不会丢失4、一片容量为1024字节4位的存储器，表示有（C）个存储单元。A、1024 B、4

24、C、4096 D、85、一片容量为1024字节4位的存储器，表示有（A）个地址。A、1024 B、4 C、4096 D、86、只能读出不能写入，但信息可永久保存的存储器是（A）A、ROM B、RAM C、PRAM7、ROM中译码矩阵固定，且可将所有输入代码全部译出的是（C）。A、ROM B、RAM C、完全译码器8、动态存储单元是靠（B）的功能来保存和记忆信息的。A、自保持 B、栅极存储电荷9、利用双稳态触发器存储信息的RAM叫（B）RAM。A、动态 B、静态10、在读写的同时还需要不断进行数据刷新的是（A）存储单元。A、动态 B、静态四、简答题：（10分）1、现有（1024B4）RAM集成芯

25、片一个，该RAM有多少个存储单元？有多少条地址线？该RAM含有多少个字？其字长是多少位？访问该RAM时，每次会选中几个存储单元？答：该RAM集成芯片有4096个存储单元；地址线为10根；含有1024个字，字长是4位；访问该RAM时，每次会选中4个存储单元。五、计算题：（每小题10分，共20分）1、试用ROM实现下面多输出逻辑函数。解：2、试用1KB1位的RAM扩展成1KB4位的存储器。说明需要几片如图8-16所示的RAM，画出接线图。解：用1KB1位的RAM扩展成1KB4位的存储器，需用4片如图11-16所示的RAM芯片，接线图为：第4章 检测题 （共80分，100分钟）一、填空题：（每空0.

26、5分，共21分）1、DAC电路的作用是将 输入的数字 量转换成 与数字量成正比的输出模拟 量。ADC电路的作用是将 输入的模拟 量转换成 与其成正比的输出数字 量。 2、DAC电路的主要技术指标有 分辨率 、 绝对精度 和 非线性度 及 建立时间等 ；ADC电路的主要技术指标有 相对精度 、 分辨率 和 转换速度等 。3、DAC通常由 参考电压 ， 译码电路 和 电子开关 三个基本部分组成。为了将模拟电流转换成模拟电压，通常在输出端外加 运算放大器 。4、按解码网络结构的不同，DAC可分为 R-2RT形电阻 网络、 R-2R倒T形电阻 网络和 权电阻 网络DAC等。按模拟电子开关电路的不同，D

27、AC又可分为 CMOS 开关型和 双极型 开关型。5、模数转换的量化方式有 四舍五入 法和 舍尾取整法 两种。6、在模/数转换过程中，只能在一系列选定的瞬间对输入模拟量 采样 后再转换为输出的数字量，通过 采样 、 保持 、 量化 和 编码 四个步骤完成。7、 双积分 型ADC换速度较慢， 逐次逼近 型ADC转换速度高。8、 逐次逼近 型ADC内部有数模转换器，因此 转换速度 快。9、 倒T 型电阻网络DAC中的电阻只有 R 和 2R 两种，与 权电阻 网络完全不同。而且在这种DAC转换器中又采用了 高速电子开关 ，所以 转换速度 很高。10、ADC0809采用 CMOS 工艺制成的 8 位A

28、DC，内部采用 逐次比较 结构形式。DAC0832采用的是 CMOS 工艺制成的双列直插式单片 8 位数模转换器。二、判断题（每小题1分，共9分）1、DAC的输入数字量的位数越多，分辩能力越低。 （错）2、原则上说，R-2R倒T形电阻网络DAC输入和二进制位数不受限制。 （对）3、若要减小量化误差，就应在测量范围内增大量化当量。 （错）4、量化的两种方法中舍尾取整法较好些。 （错）5、ADC0809二进制数据输出是三态的，允许直接连CPU的数据总线。 （对）6、逐次比较型模数转换器转换速度较慢。 （错）7、双积分型ADC中包括数/模转换器，因此转换速度较快。 （错）8、的数值越小，量化的等级越

29、细，A/D转换器的位数就越多。 （对）9、在满刻度范围内，偏离理想转换特性的最大值称为相对精度。 （错）三、选择题（每小题2分，共20分）1、ADC的转换精度取决于（A）。A、分辩率 B、转换速度 C、分辨率和转换速度2、对于n位DAC的分辨率来说，可表示为（C）。A、 B、 C、3、R-2R梯形电阻网络DAC中，基准电压源UR和输出电压u0的极性关系为（B）。A、同相 B、反相 C、无关4、采样保持电路中，采样信号的频率fS和原信号中最高频率成分fimax之间的关系是必须满足（A）。A、fS2fimax B、fSfimax C、fSfimax5、如果ui010V，Uimax=1V，若用ADC

30、电路将它转换成n3的二进制数，采用四舍五入量化法，其量化当量为（B）。A、1/8（V） B、2/15（V） C、1/4（V）6、DAC0832是属于（A）网络的DAC。A、R-2R倒T型电阻 B、T型电阻 C、权电阻7、和其它ADC相比，双积分型ADC转换速度（A）。A、较慢 B、很快 C、极慢8、如果ui010V，Uimax=1V，若用ADC电路将它转换成n3的二进制数，采用四舍五入量化法的最大量化误差为（A）。A、1/15（V） B、1/8（V） C、1/4（V）9、ADC0809输出的是（A）A、8位二进制数码 B、10位二进制数码 C、4位二进制数码10、ADC0809是属于（B）的ADC。A、双积分型 B、逐次比较型四、计算设计题（共35分）1、如图9-12所示电路中R8K，RF1K，UR10V，试求： （1）在输入四位二进制数D1001时，网络输出u0？（2）若u01.25V，则可以判断输入的四位二进制数D？（10分