计算机硬件课程设计报告.docx

1、计算机硬件课程设计报告计 算 机 组 成 原 理课程设计 学 号： 姓 名: 班 级: 指导老师: 2013 年 6 月一、设计目的与要求目的：利用FD-CES实验仪提供的硬件资源（功能模块、控制台及外设等），研制一台微程序控制的实验计算机。要求：1. 运算器：采用单累加器多寄存器结构（开关KA、KB、KC、KR分别置左、右、右、左）。2. 指令系统：16条指令，外设和内存统一编址、统一操作指令。3. 内存寻址方式：寄存器直接寻址寄存器间接寻址直接寻址立即数寻址二、设计原理1.样机逻辑框图：见图一2.样机指令系统和指令执行流程：见表一3.样机微指令格式和指令微程序：见表二三、设计微操作信号1、

2、运算器模块（ALU） SA 接XO接M16 SB 接X1接M17 P0 接CY P1 接A0接SR P2 接A7接SL CA 接非 S3S0 接M23M20 Cn的非 接M19 M 接M18CG 接M11CC 接非OB 接M8OT 接M10CT 接+5V2、寄存器堆模块（REG）RR 接M1A 接I0B 接I13、指令部件模块（I-PC） P+1 接M6 GI 接M7 CI 接非 CK 接 CLR 接+5V OI 接M154、内存模块（MEM） RC=M2+非 WC=M3+非5、总线缓冲模块（BUS） B1、B3 接RF B2=RC+IAB2IAB10 KA 接IAB0 KB 接IAB16、启

3、停和时停模块（R-P） DR 接M5 RCP 接非7、微程序控制模块（MPG）MLD 接M4MP+1 接+5VMCLR 接R0MCLK 接P0MIG 接地MD10MD6 接地MD5 接I7MD4 接I6MD3 接I5MD2 接I2MD1MD1 接+5V四、硬件接线SA-X0-M16 M-M18 CK- MIG-GND SB-X1-M17 CG-M19 CLR-+5V MD10-GNDP0-CY OB-M8 OI-M15 MD9-GNDP1-A0-SR OT-M10 B1-B3-RF MD8-GNDP2-A7-SL CT-+5V KA-IAB0 MD7-GNDCA-非 -CC RR-M1 KB-

4、IAB1 MD6-GNDS3-M23 A-I0 DR-M5 MD5-I7S2-M22 B-I1 MLD-M4 MD4-I6S1-M21 P+1-M6 MP+1-+5V MD3-I5S0-M20 GI-M7 MCLR-R0 MD2-I2Cn的非-M19 CI-非-RCP MCLK-P0 MD1-MD0-+5V接线图CLM14CPM13Vcc 1 2 3 4 5 6 7 14 13 12 11 10 9 8五、调试 1、根据计算机硬件实验及课程设计指导书，写内存，读内存；写控存，读控存，看看所用的机器是否有问题； 2、将自己所连得线路连入机器中；3、将所有的微指令输入所用的机器中，然后依次调试存取

5、类指令、调试算逻类运算类指令、调试跳转类I/O设备操作类指令，看机器是否可以运行存取指令、加减指令、移动指令； 4、若不行，检查自己输入的程序是否正确以及检查电路是否有误；若电路成功，就可以做老师的题目了。六、验收题目15H 90H 16H 76H 19H FFH 25H 4FH 、(15H)-(16H)17H、(17H)右移两位18H、(18H)+（19H）-（25H）26H、(26H）左移一位27H七、程序代码地址指令指令编码 015 8AH 016 76H 、 、019、025、030 、LDA 016FFH、49H、8003116032MOV R0，A44033LDA 01580034

6、15035SUB A,R004036STA 017A003717038RRC AC4039RRC AC403A STA 018A003B1803CLDA 0258003D2503EMOV R2,A4603FLDA 0198004019041MOV R1,A45042LDA 0188004318044ADD A,R101045SUB A,R206046STAA004726048RLCC0049 STAA004A2704BHALTFF查看结果：030 LOAD STRT O17 LOAD 14 018 LOAD 05 026 LOAD B5 027 LOAD 61八、心得体会这次课程设计整机实验与

7、前几次计算机部件的实验有很大不同，使我们对计算机硬件组成原理有了一些认识。这次的课程设计，采用了单寄存器多累加器的结构，通过对一个简单计算机的设计，使我们对计算机的基本组成，部件的设计，部件间的连接，微程序控制器的设计，微指令和微程序的编制与调试等过程有了更深的了解。这次课程设计首先是需要很耐心很细心的将电路接线正确，然后输入控存，保存控存内容，然后通过几段微程序内容进行调试，最后再将所编汇编语言翻译为机器码输入。这次的课程设计中掌握了认真看书，加以理解，吸收的能力，掌握了简单汇编语言的编写。同时在程序设计的时候应注意到输入数据与微程序之间留有一定的内存以便增加其他数据进行运算。实验过程中，在保存控存内容和编写汇编语言时我们遇到了问题。保存时机器设置了只读模式，无法存入，在请教老师后才得以解决。由于在此之前没有接触过汇编语言，所以对汇编语言的编写不太了解，通过老师的讲解和同学之间对书上内容的仔细讨论，才使得这个问题得以解决，能够正确的输入汇编语言，进行实验。根据总体的设计目标,对实验仪的硬件资源(功能模块、控制台和外设)进行逻辑组合,便可设计实验计算机的整机逻辑框图。（单累加器多寄存器）