计算机组成原理考试3DOC.docx

1、计算机组成原理考试3DOC计算机组成原理考试3(DOC) 作者： 日期： 试卷1312222258一、单4选1(题下选项可能多个正确，只能选择其中最佳的一项)1、 以下四种类型指令中，执行时间最长的是 。A: RR型B:RS型C:SS型D:程序控制指令答案：C2、 寄存器间接寻址方式中，操作数处在_。A: 通用寄存器B:主存单元C:程序计数器D:堆栈答案：B3、 单地址指令( ) A:无处理双操作数的功能 B:既能对单操作数进行加工处理，也能对双操作数进行运算 C:只能对双操作数进行加工处理D:只能对单操作数进行加工处理答案：B4、 计算机的存储器采用分级方式是为了_。 A:减少主机箱的体积B

2、:解决容量、价格、速度三者之间的矛盾 C:保存大量数据方便D:操作方便答案：B5、 在多级中断方式下，CPU在处理中断时（ ）A:可响应更高级别的中断请求B:可响应更低级别的中断请求C:禁止其它的中断请求D:可响应同级别的中断请求答案：A6、 二进制数01101011对应的十进制数为（ ）A:107B:127C:117D:100答案：A7、 先计算后再访问内存的寻址方式是_。 A:变址寻址 B:间接寻址C:直接寻址D:立即寻址答案：A8、 目前我们所说的个人台式商用机属于 。A: 巨型机B:中型机C:小型机D:微型机答案：D9、 采用虚拟存贮器的主要目的是( )。A:提高主存贮器的存取速度B:

3、扩大主存贮器的存贮空间，并能进行自动管理和调度C:提高外存贮器的存取速度D:扩大外存贮器的存贮空间答案：B10、 定点原码一位乘法是_。 A:先取操作数绝对值相乘，符号位单独处理 B:用原码表示操作数，然后直接相乘C:被乘数用原码表示，乘数取绝对值，然后相乘 D:乘数用原码表示，被乘数取绝对值，然后相乘 答案：A11、 下列存储器中存取速度最快的存储器是( ) A:磁带 B:磁盘C:辅存D:主存答案：D12、 浮点数的表示范围和精度取决于_。 A:阶码的位数和尾数的位数B:阶码采用的编码和尾数采用的编码C:阶码采用的编码和尾数的位数D:阶码的位数和尾数采用的编码答案：A13、 常用的虚拟存储系

4、统由_两级存储器组成，其中辅存是大容量的磁表面存储器。 A:主存辅存B:快存主存 C:快存辅存D:通用寄存器主存 答案：A14、 一个256K16的存储器，其地址线和数据线总和为_ _。A: 26B:30C:32D:34答案：D15、 某机字长32位，存储容量为 1MB，若按字编址，它的寻址范围是_。A: 1M B:512KBC:256KD:256KB答案：C16、 在ROM中必须有_电路。 A:数据写入B:再生C:地址译码D:刷新答案：D17、 下列总线或接口中不属于串行方式的是( )A:PCI B:RS232C:UARTD:USB答案：A18、 _是构成控制信号序列的最小单位。 A:微程序

5、B:微命令C:微指令D:机器指令答案：B19、 在Cache更新策略中，在Cache命中时把数据同时写入Cache和主存的策略是 。A:写直达B:写回法C:按写分配法D:不按写分配法答案：A20、 微型计算机的发展一般是以_技术为标志。 A:软件B:磁盘C:微处理器D:操作系统答案：C21、 DMA访问内存时让CPU进入等待状态，等待DMA的批数据访存结束后再恢复工作，这种情况称为（）。A:透明的DMAB:交替访问C:CPU等待D:周期挪用答案：D22、 浮点加、减中的对阶的方法是_。 A:将较小的一个阶码调整到与较大的一个阶码相同B:将较大的一个阶码调整到与较小的一个阶码相同C:将被加数的阶

6、码调整到与加数的阶码相同D:将加数的阶码调整到与被加数的阶码相同 答案：A23、 下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是( )A:PCIB:AGPC:USBD:PCI-Express答案：C24、 下列描述中_是正确的。 A: 所有的数据运算都在CPU的控制器中完成； B:控制器能理解、解释并执行所有的指令及存储结果；C: 一台计算机包括输入、输出、控制、存储及算逻运算五个单元； D: 以上答案都正确。 答案：C25、 指令执行所需的操作数不会来自( )A:控制器B:寄存器C:指令本身D:主存答案：A26、 计算机中表示地址时使用_。 A:无符号数B:原码C:反码D

7、:补码答案：A27、 若十进制数为-80，则其对应的8位二进制补码X补为( ) A:10110000 B:11001111 C:10101111 D:11010000 答案：A28、 下面浮点运算器的描述中正确的句子是：_。A: 浮点运算器可用阶码部件和尾数部件实现B:阶码部件可实现加、减、乘、除四种运算C: 阶码部件只进行阶码相加、相减和比较操作D:尾数部件只进行乘法和减法运算答案：C29、 基准程序A在某计算机上运行的时间为100秒，其中90秒为CPU时间，其余时间忽略不计，若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是A: 55 B:60C:65D:70答案：D3

8、0、 在微程序控制器中，机器指令和微指令的关系是_。 A:每一条机器指令由一条微指令来执行 B:一条微指令由若干条机器指令组成 C:每一条机器指令由一段用微指令组成的微程序来解释执行 D:一段微程序由一条机器指令来执行 答案：C二、判断(判断下列说法正确与否,（纸答卷正确用错误用表示）)31、 Cache与主存统一编址，即主存空间的某一部分属于 Cache。答案：32、 同SRAM相比，由于DRAM需要刷新，所以功耗大。答案：33、 中断方式一般适用于随机出现的服务请求。答案：34、 在CPU和内存之间增加cache的目的是为了增加内存容量，同时加快存取速度。 答案：35、 微程序控制器的运行

9、速度一般要比硬连线控制器更快。答案：36、 计算机的指令越多，功能越强越好。答案：37、 按主机与接口间的数据传送方式，输入输出接口可分为串行接口和并行接口。答案：38、 CPU在响应中断后可以立即响应更高优先级的中断请求。答案：39、 磁盘存储器是一种随机存取存储器。答案：40、 一台具有16位地址线的计算机，它的主存容量可以大于64KB。答案：41、 运算器不论是复杂的还是简单的，都有一个状态寄存器，状态寄存器是为计算机提供判断条件，以实现程序转移。答案：42、 一般采用补码运算的二进制减法器，来实现定点二进制数加减法的运算。答案：43、 在计算机中，所表示的数有时会发生溢出，其根本原因是

10、计算机的字长有限。答案：44、 执行指令时，指令在内存中的地址存放在指令寄存器中。答案：45、 硬磁盘不属于输入输出设备。答案：三、填空(在空白处填上正确的文字、得数、编号或图形)46、 外设的编址方式通常有（A）和（B）。答案：A统一编址 B 独立编址47、 若想提高数据传输率，可以(A)、(B)或者减少总线传输周期包含的时钟周期个数。答案：A：提高字长B：改进结构48、 在输入输出系统中，软件控制方式包括A方式和B方式。答案：A 程序查询B 中断49、 指令格式是指令用A._表示的结构形式,通常格式中由操作码字段和B._字段组成。答案：A.二进制代码B.地址码50、 CPU能直接访问A._

11、和B._，但不能直接访问磁盘和光盘。答案： A. cacheB.主存51、按计算机所使用的器件及其规模，可以将电子计算机分为（A）、（B）、中小规模集成电路计算机和大规模超大规模集成电路计算机。答案：A 电子管 B晶体管52、 主存：主存储器，用于存放(A)。CPU可以直接进行随机读写，访问速度较高。辅存：辅助存储器，用于存放(B)，以及一些需要永久保存的信息。答案：A：当前正在运行的程序和数据B：暂时不用的程序和数据53、 计算机系统的层次结构从底层向上依次为：（A）、（B）、操作系统级、语言处理程序级及其它系统软件级、应用程序级。答案：A 微程序设计级 B机器指令系统级54、 对存储器的要

12、求是A._，B._，成本低，为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。答案：A.容量大 B.速度快55、 PC：Program Counter，程序计数器，其功能是(A)，并可自动计数形成下一条指令地址。答案：A：存放当前指令或下一条指令的地址56、 将11010.10010112转换成八进制数的结果是(A)，转换成十六进制的结果是(B)。答案：A: 32.454B: 1a.96H57、 一位十进制数，用BCD码表示需A._位二进制码 ，用ASCII码表示需B._位二进制码。答案：A.4B.758、 指令由操作码、地址码两大部分组成，操作码用来表示（ A ），地址码用来表示（ B

13、 ）。答案：A：指令进行什么操作B：操作的对象59、 目前的CPU包括A._、B._和cache.答案：A.控制器B.运算器60、 中断处理过程可以嵌套进行，A._的设备可以中断B._的中断服务程序答案：A.优先级高B.优先级低四、名词解释(解释下列名词,缩写应先写(译)出全文再解释)61、 总线答案：计算机中连接功能单元的公共线路，是一束信号线的集合。62、 寻址方式答案： 对指令的地址码进行编码，以形成操作数在存储器中的地址的方式。63、 指令周期答案： 从一条指令的启动到下一条指令的启动的间隔时间。64、 写回法答案： cache命中时的一种更新策略，写cache时不写主存，而当cach

14、e数据被替换出去时才写回主存。65、 CISC答案： ：复杂指令系统计算机五、简答题()66、 说明存取周期和存取时间的区别。答案： 解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期 = 存取时间 + 恢复时间67、 在寄存器寄存器型，寄存器存储器型和存储器存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？答案： 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。68

15、、 为什么用二进制？答案： 答：容易用数据电路表示，数据运算和存储方式简单，是高效的数据表示方式。69、 I/O设备有哪些编址方式，各有何特点？答案： 统一编址和独立编址。统一编址是在主存地址中划出一定的范围作为I/O地址，这样通过访存指令即可实现对I/O的访问。但主存的容量相应减少了。独立编址，I/O地址和主存是分开的，I/O地址不占主存空间，但访存需专门的I/O指令。70、 什么是指令周期、机器周期和时钟周期？三者有何关系？答案： CPU每取出并执行一条指令所需的全部时间叫指令周期；机器周期是在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度=主存

16、周期；时钟周期是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需的时间，通常时钟周期=计算机主频的倒数。六、综合应用题()71、 一个4体低位交叉的存储器，假设存储周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问80个字需多少个存取周期？答案： 访问80个字需要的时间T+（801）*T/4=20.75T72、 某机采用微程序控制方式，微指令字长24位。采用水平型编码控制的微指令格式，断定方式，共有微命令30个构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。 1）控制存储器的容量应为多少？ 2）设计出微指令的具体格式。 答案：

17、1)控制存储器的容量为210*24位2）微指令的格式如下：（3位）（3位）（4位）（2位）（2位）（10位）相斥类1相斥类2相斥类相斥类判断测试条件下一条微指令地址73、 设存储器容量为64M字，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线传送周期50ns。求：顺序存储器和交叉存储器的带宽各是多少？答案： 答：顺序存储器和交叉存储器连续读出M8个字的信息总量都是：Q64b*8=512b顺序存储器和交叉存储器连续读出4个字所需的时间分别是：T2=Mt=8*100ns=800nsT1=T+(m-1)t=100+7*50=450ns顺序

18、存储器和交叉存储器的带宽分别是：W2Q/T2=512/800*109=640Mb/sW1=Q/T1=512/450*109=1138Mb/s74、 有一个64K16位的存储器，由16K4位的DRAM芯片（芯片内是256256结构）构成，存储器读/写周期为500ns。试问：（1）（2分）需要多少DRAM芯片？（2）（2分）采用异步刷新方式，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？（3）（2分）如果采用集中式刷新，存储器刷新一遍最少要用多少时间？（4）（2分）进行字扩展时需要选用什么样的译码器来实现对地址线的扩展？（5）（2分）请写出该存储器的最大地址，假设最小地址从0000H开始。答

19、案： （1）（2分） 16 （2）（2分） 31.25us （3）（2分） 128us （4）（2分） 4:1译码器 （5）（2分） 0FFFFH 75、 已知计算机指令字长为32位，其指令格式如下： 其中OP为操作码，R为通用寄存器（32位长），X为寻址方式，说明下列情况下能访问的最大主存空间为多少个机器字： X=000，D为直接操作数； X=001，D为直接主存地址； X=010，由通用寄存器R0提供主存地址； X=011，D为位移量，由通用寄存器R1提供基址地址； X=100，D为位移量，由通用寄存器R2提供变址地址（8位）； x=101，D为位移量，有程序计数器PC提供主存地址；答案：

20、 解：1. X=000，D为直接操作数；无访存空间问题2. X=001，D为直接主存地址；21613. X=010，由通用寄存器R0提供主存地址；23214. X=011，D为位移量，由通用寄存器R1提供基址地址；23215. X=100，D为位移量，由通用寄存器R2提供变址地址；23216. x=101，D为位移量，有程序计数器PC提供主存地址；232176、 指令字长16位，每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令有K条，无操作数指令有L条，问单操作数最多可能有多少条？ 答案： 解：考虑到双操作数时的情况操作码的位数只能有4位即16-6-6=4位。

21、 在没有无操作数指令时，单操作数指令最多可为： M=(24-K)*26条 在有无操作数指令L条时，单操作数指令最多可为： M=(24-K)*26条-L/ 26条 77、 假设有4个中断源A、B、C、D，硬件排队后，中断优先级从高到低依次为ABCD。现在需要将4个中断源得到CPU响应的次序更改为CADB，写出各个中断源的中断服务程序中应该设置的中断屏蔽字。屏蔽码为1时表示可以屏蔽，为0时表示不可屏蔽。答案：78、 在一个32位的总线系统中，总线的时钟频率为133MHZ，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。答案： 1.总线的最大传输率：32/8*(133*106)/4=

22、133MBps79、 写出下列带符号数的原码、反码、补码和移码表示(用8位二进制代码表示)。 (1) +112 (2) 0.625答案：（1）原码、反码、补码01110000 移码 11110000（2）原码、反码、补码0.1010000 移码 1.101000080、 主机框图如图所示，其中有一个累加器AC，一个状态条件寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1)标明图中abcd四个寄存器的名称。 (2)简述指令从主存取到控制器的通路。 (3)简述数据在运算器和主存之间进行存/取访问的数据通路。 答案： (1)a：DR b:IR c:AR d:PC(2) PC-AR-MEM-DR-IR-控制器(3) AR-MEM-DR-ALU