数字电子技术基础第四章触发器.docx

1、数字电子技术基础第四章触发器第一节 触发器的电路结构及工作特点作业4-24-34-11第一节触发器的电路结构及工作特点、基本RS锁存器1.用与非门组成的基本RS锁存器A ( )电路结构和逻辑符号（二）逻辑功能分Q QR S不稳定状态的约束 R=S=O同时撤消时电路的状态可能有三种 情况组合电路与时序电路的区别:组合电路在某时刻的输出只决定于这 时刻的输入时序电路在某时刻的输出决定于两个 因素：这时刻的输入；这时刻以 前的输入。或者这样说：这时刻电 路的状态这时刻电路的状态反映的是这时刻以 前的电路的输入的历史几个概念1状态0状态现态：Qn正在考察的瞬间电路所处的状态次态：Qn+1以正在考察的瞬

2、间为基准，下 一个考察瞬间触发器将要进入的状态状态：时序电路的最重要的概念（三）或非门构成的基本RS锁存器输入端高电平有效2 QCa)R为低电平。例 在用与非门组成的基本RS锁存器中，设初始状态为0,已 知输入S的波形图，画出两输出端的波形图。解：由知，当R、S都为高电平时，锁存器保持原状态不变；当S变低电平时，触发器翻转为1状态；当R变低电平时，锁存器翻转为0状态；不允许R、S同时二、逻辑门控RS锁存器（一）电路结构和逻辑符号（二）逻辑功能分析当CP=O时，G3和G4门被封锁，输入信号迟、S不起作用，输出全为1,基本RS锁存器状态不 变。当时，G3和G4门打开，输入信号& S 经G3、G4门

3、作用于基本RS锁存器，使0的状态 跟随输入状态的变化而改变，其特性表如表43 所示。当R=S=1时当CP由1变0时锁存器的状态 不定。或者当CP=1时，R、S同时由1变0时锁 存器的状态不定。（三）锁存器功能的几种描述方法1.特性方程2.状态转换图3.驱动表4.波形图特性方程2状态转换图3驱动表4波形图同步触发器存在的问题空翻由于在cei期间，g3. G4门都是开着的，都能接收& S信号，所以，如果 在期间A. S发生多次变化，则锁存器的状态也可能发生多次翻转。在一个时钟脉冲周期中，锁存器发生多次翻转的现象叫做空翻。-QIO&A1&Q *r5 &I1&/?CP厂Isc H/G 主触发器CT 从

4、触发器三、主从触发器（一）主从RS触发器(1)当CP=1时，CP9 =0,从触发器被封锁，保持原状态不变：主触发器工作，接 收疋和S端的输入信号。(2)当CP由1跃变到0时，即CP=0. CP =lo主触发器被封锁，输入信号R、S不再 影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。特点：(1 )主从触发器的翻转是在CP由1变0时刻(CF下降沿)发生的。(2占CP旦变为0后r主触发器被封锁f其状态不再受R. S影响f因此不会有空翻现(3)站入端直接控制的问题已经解决CP主从RS触发器的缺点 R、S不能同时为1,即有效的输入电平主从JK触发器可解决此问题的G7、G8n,这样,（二）主

5、从JK触发器主从RS触发器的缺点:使用时有约束条件 RS=Oo为此，将触发器的 两个互补的输出端 信号通过两根反馈 线分别引到输入端 就构成了 JK触发器。JK触发器的功能表J K$功能说明0 0010 0110 100输出状态射狀态相同0 1101 001输岀状态射状蛊相同1 0111 101韓入占冲1 110输岀狀蛊改变一衣(1)功能表:JK触发器的功虢衆J K$+1功能说明0 000保持原伏态0 0110 100输出状态与J状蛊相同0 1101 001输出状态与犬态相同1 0111 101每输入1亍脉冲1 110输出状态改变一次010011012 00 01 11 10(2)特性方程:e

6、n41 =JQn+KQ(3)状态转换图J K孑功能说明0 00 0011保持原狀态0 10 101输出伏态与J伏态相同1 01 0111输出状态与了状态相同1 11 1011毎输入一个脈冲 输出状态改变一次7=1K=X(4)驱动表J=XK= 1在画主从触发器的波形图时, 应注意以下两点：(1)触发器的触发翻转发生在时钟脉冲的触发沿(这里1CP 1 _JK2314151 Tb6rL是下降沿)。Q已知主从JK触发器八K的波形如图所示，画出输出。的波 形图(设初始状态为0)。(2) CP=1期间主触发器接收, 在CP下降沿的瞬间从触发翻(3)次变化问题。已知主从JK触发器八K的波形如图所示，画出输出

7、Q的波形图（设初解：画出输出波形如图示。CPJK=0Q2 总KCP始状态为0）。主从JK触发器的一次变化现象主从JK触发器在CPT期间，主触发器在输 入发生多次变化的情况下，而其状态只能变化（翻转）一次，这种现象称为一次变化现象。Q=0时J不能发生从01 0的变化，Q=1时K不能发生从010的变化,CP 0K=0Q主从T触发器和T，触发器如果将JK触发器的J和K相连作为T输入端就构成了 T触发器。r触发器的特性方程为:厂 厂厂 厂IK Cl 1JCl IT9 .9Q Q Q Q6L ” |厂 厂 Ir FCP TT触发器特性方程：= TQn +TQ当T触发器的输入控制端为 卩=1时，称为触发器

8、。n+l=Qn四、边沿触发器 （一）CMOS主从结构的边沿触发器 （二）维持阻塞触发器 Q（三）利用传输延迟的边沿触发器D触发器的状态转换图:D=1D=0D触发器的驱动表:表5.3.2 D触发器的呃动表g -VD0000111001112.维持一阻塞边沿D触发器的结构及工作原理(1)同步D触发器:该电路满足D触发器的逻辑功能，但有同步触发器的空翻现象。(2)维持一阻塞边沿D触发器CPD端曲波形图験态的依据是CP上 0初I端D的状态。根据D触发器的功能表，可画出输出维持一阻塞D触发器的输入波形，画出输出波形图。解：在波形图时，应(1)触发器E 上升沿。濾(3)触发器的直接置0和置1端Q Q直接置

9、0端，低电平有效;直接置1端；低电平有效。QQ61ClR ID A SYRd Sd二、CMOS主从结构的触发器1.电路结构：由CMOS逻辑门和CMOS传输门组成主从D触发器。CP CP由于引入了传输门，该电路虽为主从结构，却没有一次变化问题, 具有边沿触发器的特性。2.工作原理触发器的触发翻转分为两个节拍:（1）当CP变为1时，TG开通，TG?关闭。主触发器接收D信号。同时，TG3关闭，TG4开通，从触发器保持原状态不变。（2）当CP由1变为0时，TG关闭，TG?开通，主触发器自保持。同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。3 具有直接置0端心和直接置1端Sd的CMOS边沿D

10、触发器厂r1K1JR&C1&sO1o1Vcc Sd CP $ K| q 冋冋冋冋而T| ?74LS72IlJ L1J N N L1J bJ LNC Rd J| J2 J3 Q GND 带有直接置0端心和直接置1端Sd,都为低电平有效，不用时应接高电平。Rd 陋冬 CP Jj J2 J3 SD集成触发器一、集成触发器举例1. TTL主从JK触发器74LS72Q Q特点：(1)有3个J端和3个K端，它们之间是与逻辑关系。(3)为主从型结构，CP下跳沿触发。74LS72的功能表输入输出丘口&CPUir2.Q01XXX0110XXX1011100$011101011111010111112高速CMOS

11、边沿D触发器74HC74s ID A1 R74HC742Q 2Q IQ 1Qd丨 6丨P O O O11112Sd 2D 2CP 2Rd 1Sd ID 1CP IRdVcc 2Rd 2D 2CP2Sd 20 20冋冋冋前而茴肃IRd ID 1CP 1SD IQ IQ GND特点：(1)单输入端的双D触发器。(2)它们都带有直接置0端A。和直接置1端Sd，为低电平有效。(3)为CMOS边沿触发器，CP上升沿触发。1 直流参数(1) (2)(3)(4)3集成触发器的主要参数电源电流ICC低电平输入电流IIL高电平输入电流IIH输出高电平VO H输出低电平VO L2开关参数(1)最高时钟频率/hia

12、x(2)对时钟的延迟(tCPLHtCPHL)(3)对直接置0置1端的延迟时间 (fRLH fRHL fSLH tshl)CPHL=%dCPHiCPHL=3fpd。集成触发器的脉冲工作特性触发器的脉冲工作特性是指触发器对时钟脉冲、输入信号以及它们之间相互配合的的时间关系的要求。掌握这种工作特性对触发器的应用非常重要。 (1)维持一阻塞D触发器的脉冲工作特性。可以看出，该电路的建立时间为两级与非门的延迟时间，即zset=2rpdo取(H=”pd 由图可以看出，该电路的CPLH=pd 所以触发器的族4当时钟脉冲CP 输入信号八K 由于八K和CP的最小工作周期几泊二，CPh+(CPL(2)主从JK触发

13、器的脉冲工作特性。在主从JK触发器电路中, 上跳沿到达时, 进入主触发器, 同时接到G：、G8H,所以八K 信号只要不迟于CP上跳沿即可,所以，心=0。心直3口。和=。该电路的，CPLH=2fp心肌=%(1，所以触发器的 CPLCPHL=pd 综上所述，主从JK触发器要求CP1J比Dy+1旷1JQn +KQn二触发器J1.用JK触发苕(1) JKT=D =吨+0J=D. K=DQr厂IKc：1 1.Jc:1.Lc1pCP T写出t触发器的特性方程 令ci，即可得触发器。与JK触发器的特性方程比较，得：j=t9 k=t.写出D触发器和JK触发器的特性方程:gn4i = JQn + KQnQ QK CP2.用D触发器转换成其他功能的触发器(1) DJK比较两式，得：D = JQ7 + KQn 画出逻辑图。