集成电路工艺项目实训报告.docx

1、集成电路工艺项目实训报告集成电路工艺项目实训报告 第一章 Silvaco TCAD软件 . 2 1.1 Silvaco TCAD软件概述 . 2 1.2 Athena工艺仿真流程 . 2 1.3 ATLAS器件仿真器概述 . 2 第二章 NMOS管介绍 . 3 2.1 NMOS管的基本结构 . 3 2.2 NMOS管的工作原理 . 3 2.3 NMOS器件仿真器的基本工艺流程 . 3 第三章 NMOS实训仿真 . 4 3.1 器件仿真剖面图及其参数提取 . 4 3.1.1 器件剖面图 . 4 3.1.2 抽取器件参数提取 . 4 3.2 栅极特性曲线输出以及I/V输出曲线 . 6 3.2.1

2、栅极特性曲线 . 6 3.2.2 I/V输出曲线 . 6 3.3参数变化对器件的影响 . 7 3.3.1改变阱浓度所得器件结构及曲线 . 7 3.3.2改变快速热退火温度的影响 . 8 3.3.3改变调整阈值电压的注入浓度的影响 . 8 3.3.4改变源/漏浓度所得的器件结构及曲线 . 10 3.4参数对器件影响实验结论 . 11 第四章 实训总结 . 12 附录： . 13 1.剖面图程序 . 13 2.输出栅极特性曲线 . 16 3.输出曲线组 . 17 参考文献 . 18 1 第一章 Silvaco TCAD软件 1.1 Silvaco TCAD软件概述 用来模拟半导体器件电学性能，进行

3、半导体工艺流程仿真，还可以与其它EDA工具组合起来使用(比如spice)，进行系统级电学模拟。 SivacoTCAD为图形用户界面，直接从界面选择输入程序语句，非常易于操作。其例子教程直接调用装载并运行，是例子库最丰富的TCAD软件之一。Silvaco TCAD平台包括：工艺仿真(ATHENA)、器件仿真(ATLAS)、快速器件仿真(Mercury)。 1.2 Athena工艺仿真流程 图1-1 Athena工艺仿真流程 1.3 ATLAS器件仿真器概述 图1-2 ATLAS器件仿真器概述 2 第二章 NMOS管介绍 2.1 NMOS管的基本结构 在一块掺杂浓度较低的P型硅衬底（提供大量可以动

4、空穴）上，制作两个高掺杂浓度的N+区(N+区域中有大量为电流流动提供自由电子的电子源)，并用金属铝引出两个电极，分别作漏极D和源极S。然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏源极间的绝缘层上再装上一个铝电极（通常是多晶硅）,作为栅极G。在衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。它的栅极与其它电极间是绝缘的。 2.2 NMOS管的工作原理 vGS=0 的情况，增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅源电压vGS=0时，即使加上漏源电压vDS，而且不论vDS的极性如何，

5、总有一个PN结处于反偏状态，漏源极间没有导电沟道，所以这时漏极电流iD0。 vGS>0 的情况，若vGS>0，则栅极和衬底之间的SiO2绝缘层便产生一个电场。电场方向垂直半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。 排斥空穴：使栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层。吸引电子：将 P型衬底中的电子（少子）被吸引到衬底表面。 当vGS数值较小，吸引电子的能力不强时，漏源极之间仍无导电沟道出现， vGS增加时，吸引到P衬底表面层的电子就增多，当vGS达到某一数值时，这些电子在栅极附近的P衬底表面便形成一个N型薄层，且与两个N+

6、区相连通，在漏源极间形成N型导电沟道，其导电类型与P衬底相反，故又称为反型层。vGS越大，作用半导体表面的电场就越强，吸引P衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。 2.3 NMOS器件仿真器的基本工艺流程 a.衬底硅氧化：在衬底表面产生一层相对较厚的SiO2有选择地刻蚀氧化区，暴露出将来用来生成MOS晶体管的硅表面。 b.用高质量氧化物薄膜覆盖Si表面，这层氧化物最终将形成MOS晶体管的栅极氧化物。 c.在薄氧化层顶部淀积一层多晶硅。多晶硅可以用做MOS晶体管的栅电极材料，也可以用做硅集成电路中的互连线。 d.成型和刻蚀多晶硅层，形成连线和MOS管的栅极，刻蚀未覆盖多晶硅的那层薄栅

7、极氧化物，裸露出硅表层，这样可以在其上面形成源区和漏区了。 e.通过扩散或离子注入方式，整个硅表层就会被高浓度的杂质所掺杂，形成源区和漏区。用一层SiO2绝缘层覆盖整个表面对绝缘氧化层成型得到源极和漏极的接触孔，表层蒸发覆盖一层铝，形成互连线，将金属层成型并刻蚀，其表层形成了MOS管的互连。 3 第三章 NMOS实训仿真 3.1 器件仿真剖面图及其参数提取 3.1.1 器件剖面图 图3-1 器件剖面图 3.1.2 抽取器件参数提取 a.抽取结深： Extract name=“nxj”xj silicon mat.occno=1x.val=0.1 junc.occno=1 b.N+源/漏极薄层电

8、阻 Extract name=n+ sheet rho sheet.res material=Silicon mat.occno=1 x.val=0.05 region.occno=1 4 c.测量沟道阈值电压 Extract name=n1dvt 1dvt ntype vb=0.0 qss=1e10 x.val=0.49 在这条extract语句中，1dvt指测量一维阈值电压；ntype指器件类型；x.val=0.49为器件沟道内一点；qss=1e10指浓度为1e10cm-3的表面态电荷；vb=0.0栅极偏置0V。 d.沟道表面掺杂浓度 Extract name=chan surf conc

9、 surf.conc impurity=Net Doping material=Silicon mat.occno=1 x.val=0.45 e.Idmax Extract max current and saturation slope 参数如下: 表3-1 提取参数表 5 3.2 栅极特性曲线输出以及I/V输出曲线 3.2.1 栅极特性曲线 图3-2 栅极特性曲线 3.2.2 I/V输出曲线 令栅极的电压不断地增加，形成3组I/V输出曲线组如下图： solve vgate=1.1 outf=solve_tmp1 solve vgate=2.2 outf=solve_tmp2 solve v

10、gate=3.3 outf=solve_tmp3 load infile=solve_tmp1 log outf=nmos1_1.log solve name=drain vdrain=0 vfinal=3.3 vstep=0.3从load到solve语句为止的语组会生成Vgs=1.1V时的Id-Vds曲线数据。如果要生成Vgs=2.2V，Vgs=3.3V时的Id-Vds曲线数据，只要重复这三个语句即可。为画出曲线族，用如下语句：tonyplot -overlay -st mos1ex02_1.log mos1ex02_2.log mos1ex02_3.log 此语句overlay指在一张图中

11、含盖三个plot文件。 图3-3 I/V输出曲线 6 3.3参数变化对器件的影响 图3-4 阱浓度对器件的影响 表3-2 阱浓度改变对器件参数的变化表 7 图3-5 改变快速热退火温度的影响 表3-3 改变快速热退火温度对器件参数的变化表 3.3.3改变调整阈值电压的注入浓度的影响 8 图3-6 改变调整阈值电压的注入浓度的影响 表3-4 改变调整阈值电压的注入浓度对器件参数的变化表 9 3.3.4改变源/漏浓度所得的器件结构及曲线 图3-7 改变源/漏浓度所得的器件结构及曲线 表3-5 改变源/漏浓度对器件参数的变化表 10 3.4参数对器件影响实验结论 表3-6 参数对器件影响实验结论 1

12、1 第四章 实训总结 这一次的实训主要是NMOS晶体管的基本工艺流程，要利用软件对其进行仿真，首先要做的是工艺仿真，然后是器件仿真，最后修改工艺参数，看看有哪些变量对实验结果影响比较大。 刚开始的时候，主要是编写程序，利用老师给的资料我查到了许多的程序，然后进行运行，最后会出现工艺仿真的剖面图。后来我们要做的就是利用修改工艺参数看看哪些参数影响器件，对此，我需要做两组图，一个是栅极特性曲线，还有一个是输出组特性曲线，最后由vgate分别输入三组数据，得到三条曲线图。 solve vgate=1.9 outf=solve_tmp1 solve vgate=2.9 outf=solve_tmp2

13、solve vgate=3.9 outf=solve_tmp3 load infile=solve_tmp1 log outf=nmos1_1.log solve name=drain vdrain=0 vfinal=3.3 vstep=0.3从load到solve语句为止的语句组会生成Vgs=1.1V时的Id-Vds曲线数据。如果要生成Vgs=2.2V，Vgs=3.3V时的Id-Vds曲线数据，只要重复这三个语句即可。为画出曲线族，用如下语句：tonyplot -overlay -st mos1ex02_1.log os1ex02_2.log mos1ex02_3.log此语句overlay

14、指在一张图中含盖三个plot文件。 从这次实验中，我学到了如何使用软件对工艺器件进行仿真，并且对NMOS管有了更深一步的了解，掌握基本noms工艺流程，熟练的了解了氧化、离子注入与扩散工艺，使用Silvaco软件进行模拟以及如何在TCAD环境下进行moms工艺流程模拟。会应用Silvaco软件提取MOS晶体管的各种参数，以及不同工艺组合对moms晶体管的阈值电压、薄层电阻等电学参数的影响。对我以后的工作打下了坚实的基础。 12 附录： 1.剖面图程序 go athena #定义网格X line x loc=0 spac=0.1 line x loc=0.2 spac=0.006 line x

15、loc=0.4 spac=0.006 line x loc=0.5 spac=0.01 #定义网格Y line y loc=0.00 spac=0.002 line y loc=0.2 spac=0.005 line y loc=0.5 spac=0.05 line y loc=0.8 spac=0.15 # <100>Orientation初始硅的100晶向,P型衬底 init orientation=100 c.phos=1e14 space.mul=2 # pwell formation including masking off of the nwell #GateOxid

16、ation栅氧化 diffuse time=30 temp=1000 dryo2 press=1.00 hcl=3 etch oxide thick=0.02 #P-well Implant implant boron dose=8e12 energy=100 pears diffuse temp=950 time=100 weto2 hcl=3 # N-well implant not shown # welldrive starts here diffuse time=50 temp=1000 t.rate=4.000 dryo2 press=0.10 hcl=3 diffuse time

17、=220 temp=1200 t.rate=-4.444 nitro press=1 diffuse time=90 temp=1200 t.rate=-4.444 nitro press=1 etch oxide all # sacrificial cleaning oxide diffuse time=20 temp=1000 dryo2 press=1 hcl=3 etch oxide all # gate oxide grown here diffuse time=11 temp=925 dryo2 press=1.00 hcl=3 # Extract a design paramet

18、er extract name=gateox thickness oxide mat.occno=1 x.val=0.5 #vt adjust implant 阈值电压调整注入 13 implant boron dose=9.5e11 energy=10 pearson depo poly thick=0.2 divi=10 #from now on the situation is 2-D #栅刻蚀 etch poly left p1.x=0.35 #多晶硅氧化 method fermi compress diffuse time=3 temp=900 weto2 press=1.0 #多晶

19、掺杂 implant phosphor dose=3.0e13 energy=20 pearson depo oxide thick=0.120 divisions=8 etch oxide dry thick=0.120 implant arsenic dose=5.0e15 energy=50 pearson method fermi compress diffuse time=1 temp=900 nitro press=1.0 # pattern s/d contact metal etch oxide left p1.x=0.2 deposit alumin thick=0.03 d

20、ivi=2 etch alumin right p1.x=0.18 # Extract design parameters # extract final S/D Xj #抽取结深参数 extract name=nxj xj silicon mat.occno=1 x.val=0.1 junc.occno=1 #抽取方块电阻参数 # extract the N+ regions sheet resistance extract name=n+ sheet rho sheet.res material=Silicon mat.occno=1 x.val=0.05 region.occno=1 #

21、抽取Idd电阻参数 # extract the sheet rho under the spacer, of the LDD region extract name=ldd sheet rho sheet.res material=Silicon mat.occno=1 x.val=0.3 region.occno=1 #抽取沟道表面浓度参数 # extract the surface conc under the channel. extract name=chan surf conc surf.conc impurity=Net Doping material=Silicon mat.oc

22、cno=1 x.val=0.45 # extract a curve of conductance versus bias. extract start material=Polysilicon mat.occno=1 14 bias=0.0 bias.step=0.2 bias.stop=2 x.val=0.45 extract done name=sheet cond v bias curve(bias,1dn.conduct material=Silicon mat.occno=1 region.occno=1) outfile=extract.dat #抽取沟道阈值电压 # extra

23、ct the long chan Vt extract name=n1dvt 1dvt ntype vb=0.0 qss=1e10 x.val=0.49 structure mirror right electrode name=gate x=0.5 y=0.1 electrode name=source x=0.1 electrode name=drain x=0.9 electrode name=substrate backside structure outfile=mos0.str # plot the structure tonyplot mos0.str 15 2.输出栅极特性曲线 #输出特性曲线部分 go atlas mesh infile=mos0.str # set material models mod