i2c总线协议中文版pdfdocx.docx

1、i2c总线协议中文版pdfdocxI2c总线规范1.序言 31.1版木 1.0-1992 31.2版本 2.0-1998 31.3版木 2 仁2000 31.4购买Philips的l2C总线元件 32.I2C总线使设计人员和厂商都得益 32.1设计人员的得益 42.2厂商的得益 53.介绍WC总线规范 64.I2C总线的概念 65.总体特征 76.位传输 76.1数据的有效性 76.2起始和停止条件 87.传输数据 97.1字节格式 97.2响应 9&仲裁和时钟发生 108.1同步 108.2仲裁 108.3用时钟同步机制作为握手 119.7位的地址格式 1210.7位寻址 1310.1第一个

2、字节的位定义 1310.1.1广播呼叫地址 1410.1.2起始字节 1510.1.3 CBUS的兼容性 1611.标准模式1七总线规范的扩展 1612.快速模式 1713.Hs 模式 1713.1高速传输 1713.2Hs模式的带行数据传输格式 1913.3从F/S模式切换到Hs模式以及返何 2013.4低速模式中的快速模式器件 2113.5宙行总线系统的混介速度模式 2113.5.1在混合速度总线系统中的F/S模式传输 2213.5.2任混合速度总线系统屮的Hs模式传输 2213.5.3混合速度总线系统中电桥的时序嘤求 2414.10位寻址 2414.1头两个了节位的定义 2414.210

3、位寻址的格式 2414.3广播呼叫地址和10位寻址的起始字节 2615.I/O级和总线线路的电气规范和时序 2615.1标准和快速模式器件 2615.2Hs模式器件 2816.I2C总线器件到总线线路的电气连接 3016.1标准模式l2C总线器件电阻Rp和Rs的垠大林垠小值 3117.应用信息 3317.1快速模式l2C总线器件的斜率控制输出级 3317.2快速模式FC总线辭件的开关上拉电路 3417.3总线线路的配线方式 3417.4快速模式l2C总线器件电阻Rp和Rs的最大和最小值 3517.5 Hs模式l2C总线器件的电阻Rp和Rs的最大和用小值 3518.F/S模式FC总线系统的双向电

4、平转换器 3518.1连接逻出电平不同的器件 3618.1.1电平转换器的操作 3619.Philips提供的开发工具 3720.支持的文献 371.序言1.1版本 1.0-19921992 l2C总线规范的这个版木冇以下的修正：删除了用软件编程从机地址的内容.因为实现这个功能相半复杂，而IL不被使用.删除r “低速模式”。实际上这个模式是整个Fc总线规范的子集，不需要明确地详细说明。增加了快速模式。它将位速率增加4倍到达400kbiVSo快速模式器件都向下廉容，即它们可以在 0-100kbiVs的l?C总线系统中使用。增加了 10位寻址，允许1024个额外的从机地址。快速模式器件的斜率控制和

5、输入滤波改善r EMC性能。注盘：100kbit/s的l2C总线系统或100kbit/s器件都没仃改变.1.2版本 2.0-1998l2C总线实际上C经成为个国际标准，在超过100种不同的IC上实现而且得到超过50家公旬的许 可。但是，现任的很多应用娶求总线速度更高、电源电压更低。这个更新版的FC总线规范满足这些耍求 而且冇以下的修正：增加r高速模式（Hs模式）。它将位速率增加到3.4Mbit/se Hs模式的器件可以和Fc总线系统 中快速和标准模式器件混合使用,位速率从0-3.4MbiVso电源电压是2V或更低的器件的低输出电平和滞厉被调整到符合噪声容限的要求，而II保持和电 源电压更高的器

6、件兼容.快速模式输出级的0.6V 6mA耍求被删除.新器件的固定输入电平被总线电压相关的电平代瞽.增加了双向电平转换器的应用信息。1.3版本 2.1-2000l2C总线规范的V2.1版仃以卜微小的修改：在Hs模式的重复起始条件后,可以延长时钟信号SCLH （见13.2节的图22、25和32）.Hs模式中的一些时序参数变得更随意（见表6和表7）1.4购买Philips的FC总线元件购买Philips的1七元件同时传递了一个在Philips的Fc V利下- l2C系统使用元件使系统符介曲 Philips定义的Fc规范的许可证.2.I2C总线使设计人员和厂商都得益在消费不电子、电讯和工业电子中，看上

7、去不相关的设计里经常冇很多相似的地方.例如几乎毎个系 统都包括：一些科能控制，通常是一个单片的微控制器。通用电路，例如LCD驱动器、远程1/0口、RAM、EEPROM或数据转换器。面向应用的电路，譬如收音机和视频系统的数字调谐和信号处理电路，或咅是音频拨号电话的 DTMF发工器.为了使这些相似Z处对系统设计者和器件厂商都得益.直丄使破件效益垠人电路垠简单，Philips开发 了 -个简单的双向两线总线,实现有效的IC之间控制。这个总线就称为Inter IC或比总线。现 Philips 包括超过150种CMOS和双极性兼容l2C总线的IC可以执行前而提到的二种类熨的功能.所冇符合l2C 总线的器

8、件组合了一个片匕按口，使器件Z间就接通过Fc总线通讯。这个设计槪念解决了很多在设计数 字控制电路时遇到的接口树遞。http：/b0触弭餅稲师朋却j电甬痢也滋标 瓠陽/鏡咙7喲蘇。翩尿屆跚览孟发烧友卜面是1七总线的一些特征：只要求两条总线线路:一条串行数据线(SDA)： 一条串行时钟线(SCL).毎个连接到总线的器件郁可以通过唯-的地址和一直存在的简爪的主机/从机关系软件设定地 址：主机可以作为主机发送器或主机接收器.它是一个貞止的多上机总线，如果两个或更多上机同时初始化数据传输町以通过冲突检测和仲裁 防止数据被破坏.小行的8位双向数拯传输位速率在标准模式下可达100kbiVs快速模式下可达40

9、0kbit/s,高速 模式卜FJ达3.4MbiVs0片上的滤波骼町以滤总线数据线上的毛刺波，保证数据完幣。连接到相同总线的IC数虽只受到总线的厳人电容400pF阪制。阳1足两个FC总线应用的例子.2.1设计人员的得益符介Fc总线的ic允许系统设计快速向询推进，直接从功能结构图到原型。此外，山丁它们直接“剪 贴”到i2c总线，没冇任何额外的外部接口，所以允许简巾此通过从或音向总线“剪贴”或“不剪贴” IC 来修改或升级原里系统。符合i2c总线的ic还仃些功能特别吸引设计人员：结构图的功能模块号实际的ic对应：设汁快速从结构图向厳后的脈理图推进.不需要设计总线接口，因为l2c总线接口已经集成金片上

10、.集成的寻址和数据传输协议允许系统完全山软件定义。相同类型的IC经常用于很多不同的应用。山丁设计人员快速熟悉了用廉容l2c总线的IC农示经帘使用的功能模块，使设汁时间减少。在系统中増加或删除IC不会彫响总线的其他电路。故障诊断和调试都很简单：故障町彼立即寻迹。通过聚集个可再使用的软件模块的山减少软件开发时间.除了这些优点外，符介l2c总线的CMOS IC还向设计冷在特别吸引的可移植装代和电池供电系统方 iHi提供了特殊的功能.它们都有:极低的电流消耗抗高喋声干扰电源电斥范閑宽工作的温度范刖广SDA SCLNON-VOLATILE MEMORYPCF8582EM.*S COLOUR DECODE

11、RTDA9160ASDA SCL（） （b）图1 化应用的两个例子:（a）高性能的高度集成电視:（b） DECT无绳电话基站22厂商的得益符介Fc总线的ic不只帮助了设计者，它们也使设备厂商得到很多益处，因为：简单的两线串行Fc总线将.联减到最小，因此ic的管脚更少而HPCB的线路也减少。结果使 PCB更小和更便宜。完全完帑的Fc总线协议不需要地址译码器和夷他“胶介逻辑”。Wc总线的多卞机功能允许通过外部连接到生产线快速测试和调密最终用户的设备.符合Fc总线的IC提供SO （小型）、VSO （超小型）以及DIL封装.找至减少了 IC的空间嬰求。这些只是趟益处。另外，農容Fc总线的IC通过允许简

12、地构造设乞变虽和保持设讣圧垠新的简易 升级功能增加了系统设计的灵活性.这样滋个装代系列可以|*|绕一个准木的模吃开发.新设务的升级或者 功能巧强的模空（即：扩展的存储辭、远程控制等等）可以简单地通过剪貼和应的IC到总线上产牛.如果 需耍更大的ROM,只需耍从我们广泛的IC中选择一个有更大ROM的微控制器就可以了 0由于新的IC耍 取代IH的，增加新功能到装代或者提升它的性能只嬰简单地从总线上移云过时的IC然厉换上它的后续IC 就可以了。3.介绍Fc总线规范对F面向8位的数字控制应用.譬如那些嬰求用微控制器的,婆建立一些设汁标准：个完整的系统通常山至少个做控制器和氏他外III器件例如储器和I/O

13、扩展器组成。系统中不同器件的连接成木必须最小。执行控制功能的系统不要求高速的数据传输。总的效益山选择的器件和4连总线结构的种类决定。产生个满足这些标准的系统盅耍-个;时亍的总线结构尽竹小行总线没仃并行总线的数抑;乔吐能力. 但它幻只要很少的配线和IC连接泮脚.然而，总线不仅仪是连的线，还包會系统通讯的所冇格式和过程.串行总线的器件何通讯必须右某种形式的协议避免所仃混乱、数据丢失和妨碍信息的可能性。快速器 件必须可以和慢速器件通i仏 系统必须不能基所连接的器件，否则不叮能进行修改或改进。应肖设计一 个过程决定哪些器件何时可以控制总线。而IL,如果仃不同时钟速度的器件连接到总线，必须定义总线的 时

14、钟源.所冇这兰标准都在Fc总线的规范中。4.I C总线的概念PC总线支持任何IC生产过程（NMOS、CMOS、双极性）.两线一一申行数据（SDA）和串行时钟（SCL）线A连接到总线的器件间传递信息毎个器件都冇一个唯-的地址识别（无论是微控制器、LCD 驱动器、存储器或键盘接口），而H都町以作为一个发送器或接收器（山器件的功能决定）。很明显，LCD 驱动器只是一个接收器，而“储器则既町以接收乂可以发送数据。除了发送器和接收器外，器件在执行数 拥传输时也可以被看作是上机或从机（见1）o主机是初始化总线的数据传输并产生允许传输的时钟信号 的器件.此时，任何被寻址的器件都被认为是从机。我1 FC总线术

15、语的宦义术语描述发送器发送数据到总线的器件接收器从总线接收数据的器件主机初始化发送、产生时钟信号和终止发送的器件从机被主机寻址的器件多主机同时育多于一个主机尝试控制总线，但不破坏报文仲裁是-个在仃多个主机同时尝试控制总线，但只允许其中-个控制总线并使报文不破破坏 的过程同步两个或多个器件同步时钟信号的过程微控制器A（上机一接收器）从微控制器B （从机一发送器）接收数据微控制器A终止传输衣至在这种惜况下.主机（微控制器A）也产生定时而II终止传输.连接多一个微控制器到l2C总线的可能件盘味着超过一个匸机可以同时尝试初始化传输数据.为了 避免山此产生混乱，发展出一个仲裁过程。它依靠线与连接序右FC

16、总线接口到Fc总线。如果两个或多个上机尝试发送信息到总线，在其他上机都产生“0”的悄况卜，件先产生一个“1”的 主机将丢失仲裁.仲裁时的时钟信:;是用线U连接到SCL线的主机产生的时钟的同步结合（关丁仲裁的更 详细信息请参考第8章）。怕2使用两个微控制器的FC总线配代举例在FC总线匕产生时钟信号通常是匸机器件的责任：半在总线卜.传输数据时，每个主机产生白己的时 钟信号.主机发出的总线时钟信号只有在以卜的情况才能被改变:慢速的从机器件控制时钟线并延氏时钟 信号，或者在发生仲裁时被另一个主机改变。5 总体特征SDA和SCL都是双向线路，都通过一个电流源或上拉电阻连接到止的电源电压（见图3）。总线空

17、 闲时，这两条线路都是高电平.连接到总线的器件输出级必须是漏极开路或集电极开賂才能执彳亍线与的功 能.FC总线卜数据的传输速率在标准模式下可达100kbiVs在快速模式下可达400kbiVs,在高速模式下 可达3.4MbiVs.连接到总线的接口数城只山总线电容是400pF的限制决定.关品速模式上机器件的信息 请参痔第13章。6.位传输由于连接到IC总线的器件有不同种类的工艺（CMOS、NMOS、双极性）,逻辑*0* （低）和 （高的电平不酬定的它djVoo的和关电平决定（见15 0：的电气规范人每传输个数据位就产生 个时钟脉冲.6.1数据的有效性SDA线上的数据必须任时钟的岛电平周期保持花定。

18、数抑:线的高或低电平状态只仃任SCL线的时钟 信号是低电平时才能改变（见图4）。data linestable;data validN4 Fc总线的位传输6.2起始和停止条件在FC总线中.唯-出现的是帔定义为起始（S）和停止（P）条件（见图5）的情况。氏中-种惜况足在SCL线足高电平时，SDA线从高电平向低电平切换。这个惜况农示起始条件.半SCL是高电平时，SDA线山低电平向高电平切换表示停止条件.起始和停止条件一般山上机产生。总线在起始条件垢被认为处J：忙的状态。在停止条件的某段时何右, 总线被认为再次处丁空闲状态。总线的空闲状态将在第15章详细说明如果产生重复起始（Sr）条件而不产生停止条

19、件，总线会一直处于忙的状态。此时的起始条件（S） 和稹复起始（Sr）条件在功能上是一样的（见图10）o因姙本文档的剩余部分,符兮S将作为一个通用 的术语既表示起始条件乂表示重复起始条件，除非育特别声明的Sr。如果连接到总线的爲件合并了必要的接口硬件那么用它们检测起始和停止条件十分简便。但足,没 冇这种接口的微控制器在何个时钟周期至少耍采样SDA线两次來判别冇没冇发工电平切换.SDASCLSTART 8ndrtionSTOP conditionSDASCLMeo:图5起始和停止条件http ：b0触弭餅稲癒朋驷电甬痢也滋播 癥肪/鏡咙7喲蘇站昭廉亦9怖C也孟发烧友7.传输数据7.1字节格式发送到

20、SDA线上的每个字节必须为8位.毎次传输可以发送的宁节数呈不受限制每个字节后必须斑 一个响应位.首先传输的是数据的協高位（MSB）（见图6）.如果从机要完成一叫英他功能后（例如一个 内部中断服务程序）才能接收或发送卜一个完整的数据7节，町以使时钟线SCL保持低电平迫使上机进入 等待状态。当从机准备好接收卜一个数据了节并释放时钟线SCL后，数据传输继续。在-些惜况下，可以用与l2C总线格式不一样的格式（例如兼容CBUS的器件）。决至在传输一个字 节时，用这样的地址起始的报文可以通过产生停止条件來终止。此时不会产牛响应（见10.1.3节）。7.2响应故据传输必须带响应.相关的响应时钟脉冲山主机产生

21、.在响应的时钟脉冲期间，发送器秤放SDA线 （高）在响应的时钟脉冲期何，接收器必须将SDA线拉低，便它在这个时钟脉冲的品电期间保持稳定的低 电平（见图7）。当然，必须考虑建立和保持时间（在第15章详细说明）。通常，被寻址的接收器任接收到的毎个字节后，除了用CBUS地址开头的报文，必须产生一个响应（见 10.1.3 节）。当从机不能响咸从机地址时（例如它止在执行一些实时曲数不能接收或发送）,从机必须使数据线保持 高电平.主机然后产生一个停止条件终止传输或者产生垂复起始条件开始新的传输。如果从机一接收器响应了从机地址但是在传输了一段时间后不能接收更多数据字节，主机必须再一次 终止传输.这个怡况用从

22、机在第一个字节后没有产生响应来表示。从机使数据线保持高电平，主机产生一 个停止或垂复起始条件。如果传输中冇主机接收器，它必须通过在从机不产工时0啲最后一个了节不产生-个响应，向从机一 发送器通知数据结束。从机一发送器必须释放数据线，允许卞机产生一个停止或垂复起始条件。rp 沁 gCDOC 匸XZLOOC 二匸口 MSB acknowledflement acknov/ledement I Sr I| aiQnal from 6l$ve signal from redalvar | |I | byte compieia. |Interrupt withinclock lhe held low w

23、hile interrupte are serviced 碍村2口_. _ 二 一忖LW ACK ACK 七START orrepeetd STARTconditionSTOP or repeated START condition图6 FC总线的数据传输DATA OUTPUT BY RECEIVERDATA OUTPUT BY TRANSMITTERnot acknowledgeacknowledge6CL FROM MASTERSTART conditionclock pulso foracknoedgement图7 Fc总线的响应&仲裁和时钟发生8.1同步所冇主机金scl线上产生它们n己

24、的时钟来传输i2c总线上的报文。数据只在时钟的高电平周期冇效。 因此，需要一个确定的时钟进行逐位仲裁。时钟同步通过线与连接FC接口到SCL线來执彳几这就是说：SCL线的品到低切换会便器件开始数它 们的低电平周期.而H 件的时钟变低电平它会使SCL线保持这种状态也到到达时钟的高电平(见图8).但足，如果另一个时钟仍处丁低电平周期，这个时钟的低到高切换不会改变SCL线的状态.冈此. SCL线被竹垠长低电平周期的器件保持低电半。此时，低电半周期短的器件会进入高电平的等待状态。图8仲裁过程中的时钟同步十所冇冇关的器件数完了它们的低电平周期后，时钟线被释放并变成高电平.之麻，器件时钟和SCL 线的状态没

25、右总别而H所冇器件会开始数它们的高电平周期首先完成高电平周期的器件会再次将SCL 线拉低.这样，产生的同步SCL时钟的低电卩周期山低电平时钟周期最长的器件决定,而高电平周期由高电平 时钟周期最短的器件决定.8.2仲裁主机只能在总线空闲的时侯启动传输。两个或务个主机可能在起始条件的厳小持续时间(Ihd.sta)内 产生一个起始条件，结果住总线上产生一个规定的起始条件.当SCL线足爲电半时，仲裁在SDA线发牛.：这样，在其他主机发送低电平时,发送高电平的上机将 断开它的数据输出级，因为总线上的电平与它门己的电平不相同。种裁可以持续多位。它的第一个阶段是比较地址位（有关的寻址信息请参考第10权和第1

26、4章）。如 果毎个上机都公试J址相同的器件，仲裁会继续比较数据位（如果是丄机一发送器），或者比较响应位（如 果是主机一接收器人因为Fc总线的地址和数据信息山羅得仲裁的上机决定，在仲裁过程中不会丢失信息。丢失仲裁的主机可以产生时钟脉冲宜到丢失仲裁的该字节末尾.由J- Hs模式的主机有一个唯一的8位主机码，肉此一般在第一个字节就可以结束仲裁（见第13章）。 如果上机也结合了从机功能，而11在显址阶段丢失仲哉，它很可能就込鼐得仲哉的丄机在、丿址的器件。 因此，丢失仲裁的主机必须立即切换到它的从机模式。阳9显示了两个主机的仲裁过程。为然，可能包含更多的内容（由连接到总线的左机数吊决定九此时, 产生DA

27、TA1的上机的内部数据电、|SDA线的实际电半有一些羡别，如果关断数据输出，这就盘味着总 线连樓了-个高输出电平.这不会形响山麻得仲裁的主机初始化的数据传输。11JT l2C总线的控制只山地址或主机码以及竟争主机发送的数据决定，没冇中央主机，总线也没冇任 何定制的优先权.必须特别注意的是：在串行传输时，当匝复起始条件或停止条件发送到FC总线的时侯，仲裁过程仍 在进厅。如果町能产生这样的皓况，仃关的上机必须在帧格式HI同位遡发送这个車复起始条件或停止条件。 也就是说，仲裁在不能下面惜况之间进行：乘复起始条件和数据位停止条件和数据位車父起始条件和停止条件从机不被卷入仲裁过程.8.3用时钟同步机制作

28、为握手时钟同步机制除了在仲裁过程中便用外,还可以用丁使能接收器处理字节级或位级的怏速数拯传输。在字节级的快速传输中，器件可以快速接收数拯宁节，但需耍更多时间保存接收到的字节或准备另一 个要发送的字节.然后,从机以一种拥片过程（见图6）在接收和响应一个字节后使SCL线保持低电平, 迫使主机进入等待状态.直到从机准备好下一个耍传输的字节.圧位级的快速传输中，器件（例如对WC总线仃或没仃限制的做控制器）可以通过延K毎个时钟的低 电平周期减慢总线时钟.从而，任何主机的速度都可以适配这个器件的内部操作速率.在Hs模式屮，握手的功能只能在字节级使用（见第13章）.httP ： 叙册餅桐癒朋却j电甬痢也滋廉

29、 瓠肪/鏡咙7喲蘇。御廉亦9怖C览山发烧友9.7位的地址格式敷据的传输遵循图10所示的格式.在起始条件（S）后,发送了一个从机地址。这个地址共有7位, 紧接着的第8位是数据方向位（R/而）一0衣示发送（丐），1衣示请求数据（读）数据传输-般 由主机产生的停止位（P）终止.但是,如果主机仍希望在总线上通讯,它可以产生垂复起始条件（Sr） 和寻址劣一个从机，而不是首先产生一个停止条件。在这种传输中，可能有不同的读/写格式结合。图10完整的数据传输可能的数据传输格式有,主机一发送器发送到从机一接收器.传输的方向不会改变（见图11 ）在第 个字节后,主机立即读从机（见图12）.在笫次响应时，主机一发送

30、器变成主机一接收 器.从机一接收器变成从机一发送器第 次响应仍山从机产I . Z凶发送了一个不响hv（- ； （ A） 的主机产生停止条件复合恪式（见IVI 13）.传输改变方向的时侯，起始条件和从机地址都会被兼复.但R/而位取反. 如果主机接收器发送一个璽复起始条件，它之前应该发送了一个不响应信号（A ）.注总：1.复介格式可以用丁例如控制一个弗行存储器.在第一个数据字节期间，要写内部存储器的位?（ 在重复起始条件和从机地址后，数据可被传输。2.fI动增加或减少Z前访问的存储器位腔等所仃决定都山器件的设iI者决定。3.毎个了节都珈着一个响应位，在序列中用A或瓦模块农示。4.I2C总线的器件金接收到起始或屮: 条件时必须父位它们的总线逻辑,M个-J 叹起始条件没有根据止确的恪式放扎，它们也都期里发送从机地址。5. from master to slavefrom slave to master起始条件后面立即那看-个停止条件（报文为空）楚-个不存法的格式。穴/八5Z/zzz/z/zzz/yZSLAVE ADDRESS Z/X/X/,/y/R/W；x / / / / eADAA/ 4 d/ / X / 上 / XADATA 4 / / / / w / # / y “ / “A/