课程设计8位数字抢答器电路图实验报告都有.docx

1、课程设计8位数字抢答器电路图实验报告都有课 程 设 计 课程名称_电子技术综合设计与实践 题目名称 8位数字抢答器 学生学院 自动化学院 专业班级 网络工程04班 学 号 * 学生姓名 吕国鸿 指导教师 王春茹 2008年 11 月23 日广东工业大学课程设计任务书题目名称8位数字抢答器学生学院自动化学院专业班级网络工程04班姓 名吕国鸿学 号3106001476一、课程设计的内容 设计一个8位数字抢答器。二、课程设计的要求与数据设计要求包括：1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 S7表示。 2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。 3. 抢答器具

2、有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手 的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。三、课程设计应完成的工作1. 利用各种电子器件设计8位数字抢答器； 2. 利用DE2板对所设计的电路进行验证； 3. 总结电路设计结果，撰写

3、课程设计报告。四、课程设计进程安排序号设计各阶段内容地点起止日期1选择课程设计题目，分析题目要求及熟悉实验软件。图书馆2008/11/242查阅资料，提出设计方案并讨论，设计电路。课室2008/11/253进行原理图输入并调试电路实验2号楼2142008/11/264调试电路、改进实验2号楼2142008/11/275下载并检查实验2号楼2142008/11/28五、应收集的资料及主要参考文献1 陈永浦. 数字电路基础及快速识图M. 人民邮电出版社, 2006. 275-277.2 侯建军. 数字电路实验一体化教程M. 北京 清华大学出版社, 2005. 773 范文兵. 数字电子技术基础M.

4、 北京 清华大学出版社, 2008.发出任务书日期： 2008 年 11 月 24 日 指导教师签名：计划完成日期： 2008 年 11 月 28 日 基层教学单位责任人签章：主管院长签章：1 设计任务目的及要求1.1 设计目的 通过课程设计，对数字逻辑的基本内容有进一步的了解，特别是时序逻辑电路的设计。能把上学期学到的数字逻辑理论知识进行实践，操作。在提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。而且在进行电路设计的时候遇到问题，通过独立的思考有利于提高解决问题的能力。在经过课程设计后，更明白数字逻辑电路设计的一般方法，以及在遇到困难怎么排除问题。1.2 设计要

5、求 我选择的课程任务是设计一个8位数字抢答器。 设计要求包括： 1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 S7表示。 2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 6. 如果定时时间已到，无人抢

6、答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。2 工作原理及设计方案 抢答器是为竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。抢答器具有定时抢答功能，且一次抢答的时间可以由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的

7、编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。因此要完成抢答器的逻辑功能，该电路至少应包括输入开关、数字显示、判别组控制以及组号锁存等部分。2.1 原理框图 图一 原理框图2.2 设计思路 1. 抢答器供8名选手比赛，分别用8个按钮S0 S7表示。这个功能只需要通过管脚分配把按钮分配到实验版上的拨动开SW0到SW7关，让每个选手拨动开关后产生相应的信号就可以了。不同的选手拨动按钮发出信号通过74LS148编码器进行编码，编码后输出信号进行下一步的译码和锁存。 2. 设置一个系统清除和抢答控制开关

8、S，该开关由主持人控制。在这里首先通过管脚分配把开关S分配到相应一个拨动开关，这个就是开关SW16。该开关联系到一个相应的线路，这个线路通过与非门连接其他信号，从而达到清零的功能。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。74LS373具有锁存功能，可以在一个选手按下按钮后进行锁存，其他的选手不能在抢答。锁存相应的编号时，由于编码器编的是从0到7，如果0号选手抢答，与清零的时候可能造成混淆，所以要加上加法器，对编码器的0到7都加上1。加法器是用74LS83这样在后面的74LS47译码器上就可以显示1到8的号码。 4.

9、 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。74LS192具有减法功能，通过使用74LS192可以对设定的时间进行自减。只需要给定74LS192秒脉冲就可以。同时74LS192结合74LS47可以对所设定的抢答时间和选手抢答的时间显示出来。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。选手进行抢答，通过编码器，锁存器，加法器，译码器，显示出来。当某个选手抢答有效，通过74LS148编码器的GSN端口连接到控制清零端的与非门就可以进行禁止其他选手

10、的抢答，同时把该选手的号码显示在数码管上，同时通过74LS148编码器的GSN端口可以停止74LS192的脉冲，从而让脉冲停止，达到显示抢答时间的效果。 6. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。当时间到的时候，减法器74LS192的十位的LDN端口发出一个高电平，在这个端口上连接上一个显示灯，作为报警用。同时减法器74LS192的十位的BON端口会发出一个低电平，可以连接到脉冲上，让脉冲停止，数码管上显示的是00.2.3 设计流程图图二 流程图2.4 设计方案 整体的电路可以分为两部分，一个是抢答电路，第二部分是定时，报警电路。

11、1 .抢答的部分：抢答器供8名选手比赛，分别用8个按钮S0 S7表示。通过管脚分配把按钮分配到实验版上的拨动开SW0到SW7关，让每个选手拨动开关后产生相应的信号。不同的选手拨动按钮发出信号通过74LS148编码器进行编码，编码后输出信号进行下一步的译码和锁存。设置一个系统清除和抢答控制开关S，开关由主持人控制。通过管脚分配把开关S分配到相应一个拨动开关SW16。该开关联系到一个相应的线路，这个线路通过与非门连接其他信号，从而达到清零的功能。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。74LS373具有锁存功能，可以在一个选手

12、按下按钮后进行锁存，其他的选手不能在在有选手抢答后再进行抢答。锁存相应的编号时，由于编码器编的是从0到7，如果0号选手抢答，与清零的时候可能造成混淆，所以要加上加法器，对编码器的0到7都加上1。加法器是使用用74LS83，加1后在就可以在数码显示管上显示1到8的号码。 2. 定时抢答功能，和报警部分：一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。74LS192具有减法功能，通过使用74LS192可以对设定的时间进行自减。74LS192进行工作的时候需要给定秒脉冲。同时74LS192结合74LS47可以对所设定的抢答时间和选手抢答的时间显示出来。参赛选手在设定

13、的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。选手进行抢答，通过编码器，锁存器，加法器，译码器，显示出来。当某个选手抢答有效，通过74LS148编码器的GSN端口连接到控制清零端的与非门就可以进行禁止其他选手的抢答，同时把该选手的号码显示在数码管上，同时通过74LS148编码器的GSN端口可以停止74LS192的脉冲，从而让脉冲停止，达到显示抢答时间的效果。若定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。当时间到的时候，减法器74LS192的十位的LDN端口发出一个高电平，在这个端口

14、上连接上一个显示灯，作为报警用。同时减法器74LS192的十位的BON端口会发出一个低电平，可以连接到脉冲上，让脉冲停止输到加法器上，那么数码管显示的是00。3 单元电路设计与实现整个电路分为编码单元，锁存单元，加法器单元，设定抢答时间单元，和译码单元五个部分。3.1 编码单元在选手按动按钮后，发出相应的信号。使用74LS148对信号进行编码，优先判决器是由74LS148集成优先编码器等组成。该编码器有8个信号输入端，3个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志GS。其功能表如表5.24.1所示。从功能表中可以看出当EI“0”时，编码器工作，而当EI“1”时，则不论

15、8个输入端为何种状态，输出端均为“1”，且GS端和EO端为“1”，编码器处于非工作状态,这种情况被称为输入低电平有效。图3 优先编码器74LS148功能表输 入输 出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 1 1 1 1 10 1 1 1 1 1 1 1 11 1 1 1 00 00 0 0 0 10 0 10 0 1 0 10 0 1 10 1 0 0 10 0 1 1 10 1 1 0 10 0 1 1 1 11 0 0 0 10 0 1 1 1 1 11 0 1 0 10 0 1 1 1 1 1 11 1 0 0 10 0 1 1 1 1 1

16、1 11 1 1 0 1（表中代表任意状态） 由74LS148集成优先编码器组成的优先判决器如图所示，当抢答开关S1S7中的一个按下时，编码器输出相应按键对应的二进制代码，低电平有效。编码器输出AOA2、工作状态标志GS作为锁存器电路的输入信号，而输入使能端EI端应和锁存器电路的Q0端相联接，目的是为了在EI端为“1”时锁定编码器的输入电路，使其它输入开关不起作用。具体实现电路为：图四 编码单元3.2 锁存单元 74LS373功能表：E G D Q L H H H L H L L L L X Q 上表是74LS373的真值表，表中： L低电平； H高电平； X不定态； Q0建立稳态前Q的电平；

17、 G输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。 OE使能端，接地。 当G=“1”时，74LS373输出端1Q8Q与输入端1D8D相同； 当G为下降沿时，将输入数据锁存。 那么按照实验的要求，编码器的输入就只有三个，因此只用到Q1到Q3，而Q4接上74LS148的GSN，再和74LS373的输出D4通过与非门连接起来，输到74LS373的G端口。从而达到锁存的目的。具体电路图为：图五 锁存单元3.3 加法器单元由于选手输入的是0到7，所以要每个都加上1，让数码管显示的是1到8，因此要使用加法器。加法器的真值表为：A1A3 B1B3 A2A4 B2B4 | S1S3 S2S4 C

18、2C4 | S1S3 S2S4C2C4L L L L | L L L | H L LH L L L | H L L | L H LL H L L | H L L | L H LH H L L | L H L | H H LL L H L | L H L | H H LH L H L | H H L | L L HL H H L | H H L | L L HH H H L | L L H | H L HL L L H | L H L | H H LH L L H | H H L | L L HL H L H | H H L | L L HH H L H | L L H | H L HL L H

19、 H | L L H | H L HH L H H | H L H | L H HL H H H | H L H | L H HH H H H | L H H | H H H因此要使加法器加上1，那么，令74LS83的A1，A2，A3对应74LS373的Q1,Q2,Q3作为输入的数据，而B1,B2,B3,B4,A4则接地。具体的电路图为：图六 加法单元3.4 设定抢答时间单元 74LS192是双时钟方式的十进制可逆计数器。(bcd,二进制)， CPU为加计数时钟输入端，CPD为减计数时钟输入端。 LD为预置输入控制端，异步预置。 CR为复位输入端，高电平有效，异步清除。 CO为进位输出：100

20、1状态后负脉冲输出， BO为借位输出：0000状态后负脉冲输出。 因此设定脉冲输入后，需要使用两个74LS192，一个作为个位，一个作为十位。个位的BO连接到十位的脉冲输入， 十位的BO就连接到脉冲，表示时间到的时候脉冲不对74LS194作用。具体的电路如下：图七 设数单元3.5 译码单元译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用。具体的连接电路为：图八 译码单元4 实验结果 按照设计时的思路，把电路图连接好。经过改错，编译，分配管脚，然后就

21、可以看到实验结果。我的管脚分配为：SW0到SW7为选手的编号，分别为1到8。SW8到SW11为设定抢答时间的个位，SW12到SW15是设定抢答时间的十位。SW16为设定抢答时间的置位端。SW17为开始键。实验结果为： 主持人先按下置位端，就可以设定抢答时间，按照个位和十位的拨动开关设定，在对应的数码管上可以看到相应的抢答时间。然后主持人就可以按下开关让选手抢答，这时候抢答时间开始自减，在这个时间内，如果有选手抢答，数码管上会显示相应的选手号，在这个时候，如果有其他的选手也按下了抢答按钮，显示器不会显示。如果在抢答时间内没有人抢答，显示抢答时间的数码管就会显示00，而且有报警灯闪。当主持人要进行

22、下一轮的抢答，可以拨动开关SW16作为清零，重新开始抢答。 综上所述，实验结果符合实验任务的要求。5 总结 本课程设计基本完成了老师的要求，能够实现全部的功能。能八路抢答，能定时抢答，也能报警，清零。 在进行实验的时候，遇到不少的问题。一开始不知道该使用什么芯片去做实验，只能研究老师发的Quartus II中的宏模块，熟悉芯片的功能，同时去图书馆借有关书籍，看看哪些芯片能达到编码，译码，锁存等，以及重新温习了上个学期的数字逻辑书本。经过资料的搜集，基本确定了用哪类芯片达到哪类功能。然后就研究电路图，仔细对照真值表连接电路图，并画好电路图草稿。画好电路图后，到实验室上机，一开始在电脑上画好电路图

23、后，编译也不过，存在几个错误，慢慢检查后，是连线的错误，有几个地方是不该接在一起的，从而造成了一个输入端有两个输入量。在排除错误后，经过了编译，但是数码管完全没有反应，检查后发现是因为在通过与非门进行清零的时候，接线错误导致令74LS74一直不工作，改过错误后，数码管能正确显示，选手也能抢答，但是抢答时间到了，74LS192还是在计数，不能在00那里停止，于是改进电路图，使74LS192的十位的BON连到一个脉冲上。上面是一些问题和解决方法，其实遇到的问题远不止这些，不过现在回想起来都是一些很低级的错误，有时候是因为粗心大意造成的错误，有时候是因为没有认真看芯片的真值表而造成的。 经过了这次课

24、程设计，我收获良多。在一开始的时候，很担心自己不能完成实验，因为上学期的数字逻辑不是学得很好，造成信心不是很足。后来也证明了我是可以独立完成的。在设计电路的时候，考虑的不是很全面，以及画电路图的时候没有很细心谨慎地工作，造成了一些低级错误。所以经过课程设计，我提高了自己的动手能力，也增强了自己的信心。同时让我知道在工作的时候要保持细致严密的工作态度，这样会事半功倍。参考文献1 陈永浦. 数字电路基础及快速识图M. 人民邮电出版社, 2006: 275-277.2 侯建军. 数字电路实验一体化教程M. 北京 清华大学出版社, 2005: 773 范文兵. 数字电子技术基础M. 北京 清华大学出版社, 2008: