电子专业 招聘.docx

1、电子专业 招聘一点好东西，给大家分享。电子信息专业找工作注意事项 新的校园招聘已经拉开帷幕.做为一个过来人,我亲身感受过那种梦想与现实碰撞的场面,有过成功与失落,欣喜和迷茫,在那个似乎躁动的情景背后,我更多的体会到了一份工作,一份合适的工作,对一个即将踏入职场的学子意味着什么 .明基营销总裁曾文琪先生说过:阳光底下没有新鲜事,意思是说你们现在面临的一切可能发生和正在发生的麻烦或挫折,在你们之前都会有人经历过,所以静下心来听一听,看一看前人的脚步,可以避免走入误区和少走弯路,所以请先放下自己骄傲的心态. 首先我想说:好成绩不等同于好工作,或许有人会说,好成绩的人都去上研了,谁还找工作呀,这个问题

2、由来已久,不过考研和工作是平行线,没有地位之分,很多上研三年后出来的人将面临今天他们本该面临的问题,有的东西逃不掉的,为逃避就业而上研的人有很多是经不起考验的,时间的考验,社会的考验以及压力考验,下面是权威机构统计的关于04-06年专本科毕业生毕业意向,应该可以反映出一些问题:2004-2006中国大学生毕业意向纵向比较 项目2005（）2004（）2006（）变化情况找工作66.076.079.2在国内继续深造12.08.410.9创业14.09.84.3出国学习7.04.42.8过一段时间再说1.01.32.8合计100.0100.0100.0- 可以看出,毕业找工作的比例在逐年攀升,这似

3、乎与某些人的主观臆想有偏差,在他们看来,随着就业压力加大,应该是很多人选择通过考研来增加筹码呀,这个跟现实因素有很大关系,不是每个专业的研都上的很有价值的,不是每个学校的研都能上的,不是每个人都适合上研的,即使上,也该是另一种方式,这个在下文再讨论,现在让我们把重点放在找工作这个问题上来.我们很清楚,校园招聘一般分两种:技术类招聘和非技术类招聘,而每年很多公司来陕西高校选拔人才,其侧重点主要集中在交大,西工大,西电等重点院校,技术性岗位偏多,而对于电子信息学院的同仁来说,这是你们最好的机会,但不要以为学校的名气可以起决定作用,虽然从录用比例来说,重点学校的学生占很大比重,但这个比重不是人为的,

4、也不是绝对的,而是相对的,就好比一个省重点高中上一本的人数比普通高中多,原因仅在于这些学校里优秀的人相对较多,但你是不是,要扪心自问了,另外,技术性的岗位的招聘流程一般是先笔试后面试,这里先讲一下大多数公司的招聘模式:校园招聘一般是公司按计划进行全国性的选拔,会针对地域派遣HR去各高校进行宣讲会招聘,这个计划甚至是在大家开学前就已经出台的,流程很清晰,对于公司来说,一般也会认为去的越早越能招到好的人才,所以好的公司一般都会在开学一两个月左右去争人才,当然特殊情况除外,来招聘的人几乎是清一色的HR.当然象华为等公司会带工程师来,而笔试一般会有英语,智力,专业三种模式的考试或者是它们的混合,比如把

5、智力题用英语出出来(比如BENQ的笔试),或把专业题目用英语来出(这种模式很多公司都在用),这些题是之前出好的,答案HR有,所以他们会阅出成绩进行筛选,但对于面试来说却不会问专业的问题了,因为他们也不懂,这样的话,考试的成绩和面试的表现所占的比重就几乎一样,如果是英语和智力分开出(例如BYD)那么英语的成绩比智力更为重要,以后大家走上岗位会发现,很多公司对英语的认可度非常高,第一学期很重要,很多名企象微软,IBM,联想,威盛,NVIDIA等都是这时候来选人的,而对于研发职位来说,笔试题的难度会因公司不同有很大偏差,越是小的公司的研发招聘专业笔试越难,或许有人想不通,不过很好理解,因为对于一个小

6、公司来说,它的企业分工没有大公司那样细化,这跟它们的生存依据有关,有的小公司是只做一个产品流程的一部分,比如说研发,而其他制造,销售,售后等环节则不参与,因此它们没有足够资本也没有必要去培训一个新人,它们需要的是专业能力很强只需稍加指导就能上手的人或者从社会进行招聘,而大公司因为系统化的因素,希望可以培养新人留住他们,所以专业性的考试考题不会太变态,但不是说不难,当然难是相对的,这就回到我刚才的第一个观点,因为我们的专业课的主干课程是在大二下大三上学的,而大四上的招聘对很多人来说,专业课遗忘的差不多了,这是个很现实但很残酷的问题,我们大多数人包括一些学习成绩不错的人,基本上考试是靠考前几星期甚

7、至是几天甚至几小时泡出来的,成绩出来时就忘了好多,更不用说等到招聘时了,有多少人在去赶招聘会时对模电的三极管,场效应管,运放,反馈.对数电的译码器,触发器.对单片机的中断,接口电路还能很熟练,真的没多少人,作为一个过来人我敢这么说,没有这些核心的专业做底,去应聘那些技术研发岗位,只能说是种碰运气的表现,所以衷心希望大家可以在招聘会来临前,招聘会的间隙好好复习一下自己遗忘的专业知识,再强调一点,千万不要以为我在危言耸听,等真正尝受的时候就为时已晚了,那么学过的东西那么多,究竟应该在很短的时间里复习哪些内容呢,下面是历年一些电子公司笔试的题目,大家可以参考一下,对照着把学过的再好好熟练一下:各大公

8、司应聘电子类题目精选模拟电路1、 基尔霍夫定理的内容是什么？（仕兰微电子）基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.2、平板电容公式(C=S/4kd)。（未知）3、最基本的如三极管曲线特性。（未知）4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）6、放大电路

9、的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺 点，特别是广泛采用差分结构的原因。（未知）10、给出一差分电路，告诉其输出电压Y 和Y-,求共模分量和差模分量。（未知）11、画差放的两个输入管。（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）13、用运算放大器组成一个10倍的放大器。（未知）14、给出一个简单电路，让你

10、分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题)15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电 压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤 波器。当RCq,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。（威盛VIA2003.11.06

11、上海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知）22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题）23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plo

12、t its transfer curve (Vout-Vin) And also explain the operationregion of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题circuit design-beijing-03.11.09）25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、为

13、什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）27、用mos管搭出一个二输入与非门。（扬智电子笔试）28、please draw the transistor level schematic of a cmos 2 input AND gate andexplain which input has faster response for output rising edge.(less delay time)。（威盛笔试题circuit design-beijing-03.11.09）29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的

14、电路。（Infineon笔试）30、画出CMOS的图，画出tow-to-one mux gate。（威盛VIA 2003.11.06 上海笔试试题）31、用一个二选一mux和一个inv实现异或。（飞利浦大唐笔试）32、画出Y=A*B C的cmos电路图。（科广试题）33、用逻辑们和cmos电路实现ab cd。（飞利浦大唐笔试）34、画出CMOS电路的晶体管级电路图，实现Y=A*B C(D E)。（仕兰微电子）35、利用4选1实现F(x,y,z)=xz yz。（未知）36、给一个表达式f=xxxx xxxx xxxxx xxxx用最少数量的与非门实现（实际上就是化简）。37、给出一个简单的由多个

15、NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。（Infineon笔试）38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）39、用与非门等设计全加法器。（华为）40、给出两个门电路让你分析异同。（华为）41、用简单电路实现，当A为输入时，输出B波形为（仕兰微电子）42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。（未知）4

16、3、用波形表示D触发器的功能。（扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）45、用逻辑们画出D触发器。（威盛VIA 2003.11.06 上海笔试试题）46、画出DFF的结构图,用verilog实现之。（威盛）47、画出一种CMOS的D锁存器的电路图和版图。（未知）48、D触发器和D锁存器的区别。（新太硬件面试）49、简述latch和filp-flop的异同。（未知）50、LATCH和DFF的概念和区别。（未知）51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。（南山之桥）52、用D触发器做个二分颦的电路.又

17、问什么是状态图。（华为）53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage. （未知）57、用D触发器做个4进制的计数。（华为）58、实现N位Johnson Counter,N=5。（南山之桥）59、用你熟悉的设计方式设计一个可预置

18、初值的7进制循环计数器，15进制的呢？（仕兰微电子）60、数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）62、写异步D触发器的verilog module。（扬智电子笔试）module dff8(clk , reset, d, q);input clk;input reset;input 7:0 d;output 7:0 q;reg 7:0 q;always (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule63、用D触发器

19、实现2倍分频的Verilog描述？ （汉王笔试）module divide2( clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out ;always ( posedge clk or posedge reset)if ( reset)out = 0;elseout = in;assign in = out;assign clk_o = out;endmodule64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻

20、辑。（汉王笔试）PAL，PLD，CPLD，FPGA。module dff8(clk , reset, d, q);input clk;input reset;input d;output q;reg q;always (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule65、请用HDL描述四位的全加法器、5分频电路。（仕兰微电子）66、用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）67、用VERILOG或VHDL写一段代码，实现消除一个glitch。（未知）68、一个状态机的题目用verilog实现

21、（不过这个状态机画的实在比较差，很容易误解的）。（威盛VIA 2003.11.06 上海笔试试题）69、描述一个交通信号灯的设计。（仕兰微电子）70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。（扬智电子笔试）71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求。（未知）72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及

22、设计大致过程。（未知）73、画出可以检测10010串的状态图,并verilog实现之。（威盛）74、用FSM实现101101的序列检测模块。（南山之桥）a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例如a： 0001100110110100100110b： 0000000000100100000000请画出state machine；请用RTL描述其state machine。（未知）75、用verilog/vddl检测stream中的特定字符串（分状态用状态机写）。（飞利浦大唐笔试）76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。（飞利

23、浦大唐笔试）77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为35v假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。（仕兰微电子）78、sram，falsh memory，及dram的区别？（新太硬件面试）79、给出单管DRAM的原理图(西电版数字电子技术基础作者杨颂华、冯毛官205页图914b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。（降低温度，增大电容存储容量）（Infineon笔试）80、Please draw schem

24、atic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （威盛笔试题circuit design-beijing-03.11.09）81、名词:sram,ssram,sdram名词IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic Input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware

25、 Description LanguageSDR: Single Data Rate压控振荡器的英文缩写(VCO)。动态随机存储器的英文缩写(DRAM)。名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡_IC设计基础（流程、工艺、版图、器件）1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、

26、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕兰微面试题目）2、FPGA和ASIC的概念，他们的区别。（未知）答案：FPGA是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）4、你知道的集成电

27、路设计的表达方式有哪几种？（仕兰微面试题目）5、描述你对集成电路设计流程的认识。（仕兰微面试题目）6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目）7、IC设计前端到后端的流程和eda工具。（未知）8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知）9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题）10、写出asic前期设计的流程和相应的工具。（威盛）11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）先介绍下IC开发流程：1.）代码输入（design input)用vhdl或者是v

28、erilog语言来完成器件的功能描述，生成hdl代码语言输入工具：SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic (viewdraw)2.）电路仿真（circuit simulation)将vhd代码进行先前逻辑仿真，验证功能描述是否正确数字电路仿真工具：Verolog： CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具：*ANTI HSpice pspice

29、，spectre micro microwave: eesoft : hp3.）逻辑综合（synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。12、请简述一下设计后端的整个流程？（仕兰微面试题目）13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元 素？（仕兰微面试题目）14、描述你对集成电路工艺的认识。（仕兰微面试题目）15、列举几种集成电路典型工艺。工艺上常提到0.25,0.

30、18指的是什么？（仕兰微面试题目）16、请描述一下国内的工艺现状。（仕兰微面试题目）17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）18、描述CMOS电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目）19、解释latch-up现象和Antenna effect和其预防措施.（未知）20、什么叫Latchup?（科广试题）21、什么叫窄沟效应? （科广试题）22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差别？（仕兰微面试题目）23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的连接有什么要求？（仕兰微面试题目）24、画出

31、CMOS晶体管的CROSS-OVER图（应该是纵剖面图），给出所有可能的传输特性和转移特性。（Infineon笔试试题）25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。（科广试题）26、Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛笔试题circuit design-beijing-03.11.09）27、说明mos一半工作在什么区。（凹凸的题目和面