ImageVerifierCode 换一换
格式:DOCX , 页数:20 ,大小:51.56KB ,
资源ID:11099211      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/11099211.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(计算机组成原理实验双端口存储器实验.docx)为本站会员(b****7)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

计算机组成原理实验双端口存储器实验.docx

1、计算机组成原理实验双端口存储器实验计算机组成原理课程实验报告 9.4双端口存储器实验 姓 名: 曾国江 学 号: 系 别: 计算机工程学院 班 级: 网络工程1班 指导老师: 完成时间: 评语: 得分:一、实验目的(1)了解双端口静态随机存储器IDT7132的工作特性及使用方法。 (2)了解半导体存储器怎样存储和读出数据。 (3)了解双端口存储器怎样并行读写,产生冲突的情况如何。 二、实验电路图9.6示出了双端口存储器的实验电路图。这里使用了一片IDT7132(U36)(20488位),两个端口的地址输入A8A10引脚接地,因此实际使用存储容量为256字节。左端口的数据部分连接数据总线DBUS

2、7DBUS0,右端口的数据部分连接指令总线INS7INS0。 存储器IDT7132有6个控制引脚:CEL#、LRW、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作,CER#、RRW、OER#控制右端口读、写操作。CEL#为左端口选择引脚,低有效。当CEL# =1 时,禁止左端口读、写操作;当CEL# =0 时,允许左端口读、写操作。当LRW为高时,左端口进行读操作;当LRW为低时,左端口进行写操作。当OEL#为低时,将左端口读出的数据放到数据总线DBUS上;当OEL#为高时,禁止左端口读出的数据放到数据总线DBUS上。CER#、RRW、OER#控制右端口读

3、、写操作的方式与CEL#、LRW、OER#控制左端口读、写操作的方式类似,不过右端口读出的数据放到指令总线上而不是数据总线上。实验台上的OEL#由LRW经反相产生。当CEL#=0且LRW=1时,左端口进行读操作,同时将读出的数据放到数据总线DBUS上。当CER#=0且LRW=0时,在T3的上升沿开始进行写操作,将数据总线上的数据写入存储器。实验台上已连接T3到时序发生器的T3输出。实验台上OER#已固定接地,RRW固定接高电平,CER#由CER反相产生,因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR寄存器。 存储器的地址由地址寄存器AR1、AR2提供,而AR1和AR2

4、的内容根据数码开关SW0SW7设置产生,并经三态门SW_BUS发送到数据总线时被AR1或AR2接收, 三态门的控制信号SW_BUS#是低电平有效。数据总线DBUS有5个数据来源:运算器ALU,寄存器堆RF,控制台开关SW0SW7,双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻,都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据。在本实验中,为了保证数据的正确设置和观察,请令RS_BUS# = 1, ALU_BUS = 0, IAR_BUS# = 1。AR1的控制信号是LDAR1和AR1_INC。当LDAR1 =

5、1时,AR1从DBUS接收地址;当AR1_INC =1时,使AR1中的存储器地址增加;在T4的上升沿,产生新的地址;LDAR1和AR1_INC两者不可同时为。AR2的控制信号是LDAR2和M3。当M3 =1 时,AR2从数据总线DBUS接收数据;当M3=0 时,AR2以PC总线PC0PC7作为数据来源。当LDAR2=1时,在T2的下降沿,将新的PC值打入AR2。三、实验设备(1)TEC计算机组成原理实验系统1台 (2)双踪示波器一台 (3)逻辑测试笔一支 四、实验任务(1)按图7所示,将有关控制信号和二进制开关对应接好,仔细复查一遍,然后接通电源。 (2)将数码开关SW0SW7(SW0是最低位

6、)设置为00H,将此数据作为地址置入AR1;然后重新设置二进制开关控制,将数码开关SW0SW7上的数00H写入RAM第0号单元。依此方法,在存储器10H单元写入数据10H,20H单元写入20H,30H单元写入30H,40H号单元写入40H。共存入5个数据。 (3)使用双端口存储器的左端口,依次读出存储器第00H、10H、20H、30H、40H单元中的内容,观察上述各单元中的内容是否与该单元的地址号相同。请记录数据。注意:总线上禁止两个以上部件同时向总线输出数据。当存储器进行读出操作时,必须关闭SW_BUS三态门!而当向AR1送入地址时,双端口存储器不能被选中。 (4)通过双端口存储器右端口(指

7、令端口),依次把存储器第00H、10H、20H、30H、40H单元中的内容置入指令寄存器IR,观察结果是否与(2)相同,并记录数据。 (5)双端口存储器的并行读写和访问冲突测试。 置CEL#=0且CER=,使存储器左、右端口同时被选中。当AR1和AR2的地址不相同时,没有访问冲突;地址相同时,由于都是读出操作,也不冲突。如果左、右端口地址相同且一个进行读操作、另一个进行写操作,则发生冲突。要检测冲突,可以用示波器测试BUSYL和BUSYR插孔(分别是两个端口的“忙”信号输出)。BUSY为0时不一定发生冲突,但发生冲突时,BUSY一定为0。当某一个端口(无论是左端口还是右端口)的BUSY = 0

8、时,对该端口的写操作被IDT7132忽略掉。五、实验要求(1)做好实验预习,掌握IDT7132双端口存储器的功能特性和使用方法。(2)写出实验报告,内容: 1、实验目的 2、实验任务的数据表格,检测结果。 3、可讨论的其他问题。六、实验步骤和实验结果实验步骤(一)将数据存储到双端口存储器的左端口中将数据输入到双端口存储器的连线和控制开关的设置如下:选中一个AR地址的操作步骤:拨动SW7-SW0开关,设置AR的第一个地址00H,连线和数据开关设置如下所示:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0 K1K2K3K4GND电平001010SW7SW6SW

9、5SW4SW3SW2SW1SW000000000 打开电源开关,按下QD按钮将数据输入到指定AR地址的步骤:将数据00H写到AR的地址00H中,控制银角的连线如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平100010拨动SW7-SW0开关,设置输入的数据00H,如下所示:SW7SW6SW5SW4SW3SW2SW1SW000000000按下QD按钮,数据00H输入到了地址00HDBUS观察情况: 0000 0000 同理,将数据10H、20H、30H、40H按实验步骤(一)分别存储到地址为10H、20H、30H、40H中,它

10、们的DBUS观察情况分别为:0001 0000、0010 0000、0011 0000、0100 0000实验步骤(二)从双端口存储器的左端口中读取数据1、选择要读取的数据所在的地址,拨动数据通路开关:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平1101001选取00H地址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000000000按动QD在00H地址中进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4G

11、ND电平110100按动QDDBUS显示情况: 0000 0000 2、选择要读取的数据所在的地址,拨动数据通路开关:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平1101002选取10H地址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000010000按动QD在10H地址中进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100按动QDDBUS显示情况: 0001 0000 3、选择要读取的

12、数据所在的地址,拨动数据通路开关:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平1101003选取20H地址,开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000100000按动QD在20H地址中进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100按动QDDBUS显示情况: 0010 0000 4、选择要读取的数据所在的地址,拨动数据通路开关:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BU

13、S#AR+1电平开关K0K1K2K3K4GND电平1101004选取30H地址,开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000110000按动QD在30H地址中进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100按动QDDBUS显示情况: 0011 0000 5、选择要读取的数据所在的地址,拨动数据通路开关:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平1101005选取40H地址,开关设置如下:S

14、W7SW6SW5SW4SW3SW2SW1SW001000000按动QD在40H地址中进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#AR+1电平开关K0K1K2K3K4GND电平110100按动QDDBUS显示情况: 0100 0000 实验步骤(三)从双端口存储器的右端口中读取数据1、选择右端口00H地址的操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平1010101006选取00H地址,SW7SW0开关

15、设置如下:SW7SW6SW5SW4SW3SW2SW1SW000000000按动QD在00H地址进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平111001000按动QDIBUS显示情况: 0000 0000 2、选择右端口10H地址的操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平1010101007选取10H地址,SW7

16、SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000010000按动QD在10H地址进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平111001000按动QDIBUS显示情况: 0001 0000 3、选择右端口20H地址的操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平1010101008选取20H地

17、址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000100000按动QD在20H地址进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平111001000按动QDIBUS显示情况: 0010 0000 4、选择右端口30H地址的操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平1010101009选

18、取30H地址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000110000按动QD在30H地址进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平111001000按动QDIBUS显示情况: 0011 0000 5、选择右端口40H地址的操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平101010

19、10010选取40H地址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW001000000按动QD在40H地址进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平111001000按动QDIBUS显示情况: 0100 0000 实验步骤(四)双端口存储器的并行读写和访问冲突1、地址相同,左、右端口都进行读操作 选择左右端口共同地址的操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDP

20、C#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平00111010011选取20H地址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW001000000按动QD左右端口同时在20H地址进行数据的读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平100101000按动QD灯BUSYL#不亮,即BUSYL#=1灯BUSYR#亮 ,即BUSYL#=02、地址相同,左端口都进行写操作,右端口都进行读操作由于实验步骤(

21、四)第一步已经选好了要进行操作的地址,所以在这里就不用重复选址,直接进行数据的写和读操作。左端口和右端口在20H地址分别进行数据的写和读操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平100001000将数据30H输入到地址20H中,如下表:SW7SW6SW5SW4SW3SW2SW1SW001000000按动QD灯BUSYL#不亮,即BUSYL#=1灯BUSYR#亮 ,即BUSYL#=03、地址不相同,左、右端口都进行读操作 选择左端口地址的操作,拨动数据通路开关

22、如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平00101100012左端口选取10H地址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2SW1SW000010000按动QD选择右端口地址的操作,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平101010100右端口选取30H地址,SW7SW0开关设置如下:SW7SW6SW5SW4SW3SW2S

23、W1SW000110000按动QD左右端口分别在地址10H和地址30H读取数据,拨动数据通路开关如下:数据通路LDAR#SW-BUS#CEL#LR/W#RAM-BUS#LDPC#CER#AR+1PC+1电平开关K0K1K2K3K4K5K6GNDGND电平110101000按动QD灯BUSYL#不亮,即BUSYL#=1灯BUSYR#不亮,即BUSYL#=14、地址不相同,左端口进行写操作、右端口进行读操作 由于实验步骤(四)第三步已经将左右端口需要操作的地址都选好了,所以在这里就不用重复选址,直接进行左端口和右端口的数据写和读操作。左右端口分别在地址10H和地址30H读取数据,拨动数据通路开关如下:

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1