第三讲SOPC设计流程和软硬件协同设计方法docx.docx

1、第三讲SOPC设计流程和软硬件协同设计方法docx Z 基于Aites FPGA 的SOPC设计流程及设计工具1.1. EDA枚术的发襄越势3.可编程器件设计环境（支持硬核ARM922T支持软核Nios IIAltera MAX+PLUS IL Quartus IIXilinx* Foundation ISE Platform Studio硬核 PowerPC405软核 MicroBlazeLattice ISPdn 一System Programmability) IspLever可编程器件设计环境是开发SoPC的关键，只有通过软件的综 合、分析、剪裁才能重构所需要的集成系统。另外目前的开发

2、环境 都已集成了在线仿真和在线测试的模式，而使得利用软件编程手段 就能完成对SoPC的设计。因此，合理的选择一个功能强大、界面完 整、输入方便的可编程、可重构的SoPC设计环境是走向成功的第一 步。Quart us I软件设计平台SOPC设计工具l.Quartus IIQuartus H是近年来由Altera公司的推出的一套用于 FPGA的集成开发环境。完成系统的输入、综合、布局、仿真、编程等。2 SOPC BuilderSOPC Build巳:为设计者提供了一个强大的可以快速开发设计及验证的SOPC系统设计平台，用以搭建基于总线的系 统。它包含了一系列的模块，例如Nios II处理器、存储器

3、、 总线、DSP等IP核，为了将微处理器核、外围设备、存储器 和其它IP核相连接起来，SOPC Builde能够自动生成片上 Avalon总线和总线了仲裁器等所需的逻辑。SOPC设计工具NIOS IDE (NIOS Integrated Develop Environment),是Altera公司提供的专|、i开发SOPC软件的集成开发环境，它提供了一系列的管理工具，能完成对软件项目的管理，并能够完成对源代码进行编辑、编译、连接、 调试、下载等功能。同时，NIOS IDE还集成了许多软件组件，比如RTOS、LWIP、FS等软件组件，并提供了图形化 的参数编辑方式。基于这个平台可以方便地进行应用

4、SOPC应用软件的设计SOPC设计流程SOPC由于硬件和软件都必须自己设计和定制，它 与传统的嵌入式系统设计流程不同；在传统的嵌入式 系统开发中，其主控芯片一般是专用的集成电路，其 结构是固定的，比如ARM系列的4510、44B0X、2410等 等，这种控制器的外设已经设计好，而且地址都已经固定，设计人员只要关心PCB设计和软件开发。对于SOPC的开发，设计人员必须同时关注片内硬件逻辑的设计和应用软件的设计。SOPC BuilderQuartus II设计规则、软硬件划分自定义外设、指令定义N ios系统模块OS移植生成N ios系统模块SOPC系统实现NIOS IDE锁定引脚、硬件 编译、仿

5、真硬件开发生成软件开发开发自定义IP驱动程序、定义HALSvstemh软硬件协同验编写应用程序编译连接调试软件下载到SOPC 板2JP Cow及其在SOPC中的地位4知识产权核(IP Intellectual Property )ip是知识产权的简称。ip核的定义：经过预先设计.预先验功能的电路模块或子系统,可重用(Reuse)于SoC、SoPC或复杂的 ASIC设计中。所谓IP资源复用(IP Reuse)是指在集成电路设计过程中，通过继承、共享或购买所需的知识产权内核，然片设计过程，降低开发风险。IP Reuse已逐渐成为现代集成电路设计的重要手段，在日新月异的各种应用需求面前，超大规模集成

6、电路设计时代正步入一个IP整合的时代。基于FPGA的IP资源复用(IP Reuse)IP Reuse不仅仅是应用于ASIC的设计，它对基于FPGA的系统 设计而言更具有举足轻重的地位。目前FPGA在采用IP Reuse方面 已走在市场的前面，其原因有以下几点：够FPGA具有极高的灵活性和面市周期短的特点，这使多项设计的综合迭代过程仅在数小时之内得以完成。由于FPGA密度达到了百万门甚至千万门，越来越多 的设计师倾向于使用IP核来保持和提高产品的产量。 FPGA的设计成本低廉,可作为切实可行的生产工具 以及最佳原型设计，从而大大降低了设计门槛。IP Core存在形式ip分为软ip、固ip和硬ip

7、。3软IP是指描述功能块的行为的HDL程序包，它 并不涉及用什么电路和电路元件实现这些行为。深度，以网表的形式提交客户使用。甥硬ip提供设计的最终阶段产品：掩膜。e本系统设计的Avalon总线接口的IP和独立接口 的IP均为软IP核,他们均以HDL的形式存在。IP Cove的表现形式OHDL语言（VHDL 或 Verilog HDL） 够原理图（可移植性差）网表符合某种EDA工具的特定格式IP Cow的分类- SOPC 的要素Vs ASICe微处理器IP Cores 8/16/32/64位，如MicroBlaze、Nois、8051处理器外设IP Core55 SDRAM控制器、LCD控制器、

8、总线控制器等e DSP算法IP Core： FIR滤波器、DES加密、音视频编码和解码等e通信控制器IP Core: MAC、Gbit收发器、CAM、协议转换等其它类型IP CoreIP Co“设计:编码风格编码风格(CodingStyle)是基于HDL的IP Core 源码编写的指导性文档，关系到IP Core的可读 性、易于集成性及其质量够编码风格一般包含几个方面的约定：文件头和 版本说明、联机注释、命名规则、可综合编码(UCF)等令 http:/www.opencotes.org裁 http:/www.IPcore. com. cn:SOPC设计中的软硬件协同设计软硬件协同设计定义与主要

9、概念3软硬件协同设计定义E-： The meeting of system-level objectives by exploit!ng the trade-offs between hardware and software in a system through their concurrent design3主要概念55 Con curre nt （并发）:hardware a nd software developed at the same time on parallel paths sain tegrated （交互）:in teractio n betwee n hardwar

10、e and software developme nts to produce desig ns that meet perform a nee criteria and fun ctio nal specificatio ns软硬件协同设计定义与主要概念Seqiwnriji proEram cod* (e s,3 C. VHDL)蜡如朋+桎序实S氐 leitiASlC. orPLD换M件 硬件给定功能的硬件和软件选择只是多种设计指标的折衷：如性能，功耗，大小，价格，灵活性;至丁软件 和硬件实现没有太大的羞别.传统的嵌入式系统设计过程传统软硬件设计过程的基本特征：B系统在一开始就被划分为软件和

11、硬件两大部分B软件和硬件独立进行开发设计h uHardware first” approach often adopted 隐含的一些问题：a软硬件之间的相互性能影响很难评估 B系统集成相对滞后.h Poor quality designs （设计质量差）h Costly modifications （设计修改难）软硬件协同设计过程系统定义（需求分析）软硬件划分B结构规划-处理器类型，软硬件之间的接口类型，等.B划分目的-满足系统速度，延迟，体积，成本等方面 的要求.-3 戈|分策略-high level partitioning by handz automated partitioning

12、 using various techniques, etc.软硬件设计（同时进行）典型的软硬件协同设计过程Another HW/SW partition软硬件协同设计的优势0在设计初始阶段就可进行软硬件交互设计和调 整es Provides continual verification throughout the design cycle （贯穿整个设计周期）黔 Separate HW/SW development paths can lead to costly modifications and schedule slippages诊关键技术（如可编程逻辑综合技术、器件接口 和功能模型描述）的进步使得软硬件交互设计 变得简单起来Thank you!