译码器引脚图.docx

1、译码器引脚图74LS138译码器引脚图，逻辑图及功能表74LS138与74HC的引脚图 用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S1）时，可由逻辑图写出功能介绍：就是38译码器，是TTL系列的，也就是74系列。有三个输入端A0，A1,A2,其中A2是高位，输出是八个低电平输出Y0 Y7，工作电压一般的5V就可

2、以了，举个例子，你A0，A1,A2依次输入000，输出就是Y0，输入依次是001，输出就是Y1。74ls381引脚图集成算术/逻辑运算单元（ALU）能够完成一系列算术运算和逻辑运算。在这里我们介绍一种常用的集成算术/逻辑运算单元74LS381，它是四位算术/逻辑运算单元，管脚图如图3.3所示，A和B是预定的输入状态，根据输入信号S2S0选择八种不同的功能。图3.3 74LS381集成算术/逻辑运算单元 （a）符号图 (b)引脚图下面我们可以通过74LS381的功能表了解其功能。 表3.3 74LS381功能表由表3.3可知，74LS381能够进行六种算术和逻辑运算，并有清零和预置功能。所谓清零

3、是将各数据输出端的状态全为0；预置是使数据输出端输出预定的状态，进行预置操作时，预定的状态从A和B端输入.74ls00,74ls08引脚图日期:2009-01-01 来源:net 作者:佚名 字体：大 中 小 (投递新闻) 74ls00 是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。 Vcc 4B 4A 4Y 3B 3A 3Y _ 14 13 12 11 10 9 8Y = AB ） 2输入四正与非门 74LS00 1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND74LS00真值表：A1 B=1 Y=0A0 B=1 Y=1A1 B=0 Y=1A

4、0 B=0 Y=1 Vcc 4B 4A 4Y 3B 3A 3Y _ 14 13 12 11 10 9 8Y = AB ） 2输入四正与非门 74LS00 1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND 是常用的2输入四正与门电路74LS08真值表：a b y0 0 00 1 01 0 01 1 1基本RS触发器原理基本RS触发器原理1 基本RS触发器的工作原理基本RS触发器的电路如图1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。(a) (b)图

5、1 基本RS触发器电路图和逻辑符号定义A门的一个输入端为Rd 端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时 Sd 端应为高电平；B门的一个输入端为 Sd 端，称为直接置“1”端，或直接置位端（Set），此时 Rd 端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为 Q 端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端， 还是定义B门的输出端为Q端都是可以的。一旦Q端确定， Rd和 Sd 端就随之确定，再不能任意更改。2 两个稳态这种电路结构，可以形成两个稳态，即Q =1，=

6、0；Q=0， =1当 Q=1时，Q=1和 Rd =1决定了A门的输出，即=0 ，=0反馈回来又保证了Q=1 ；当 Q=0时，=1，=1和 Sd =1决定了B门的输出，即 Q=0，Q=0又保证了Q =1 。在没有加入触发信号之前，即 Rd和Sd 端都是高电平，电路的状态不会改变。3 触发翻转电路要改变状态必须加入触发信号，因是与非门构成的基本RS触发器，所以，触发信号是低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。Rd和Sd 是一次信号，只能一个一个的加，即它们不能同时为低电平。（1）在 Rd 端加低电平触发信号，Rd =0，于是 =1 ，Q =1和Sd =1决定了Q=0

7、，触发器置“0”。 Rd 是置“0”的触发器信号。Q=0以后，反馈回来就可以替代Rd =0的作用， Rd=0就可以撤消了。所以， Rd 不需要长时间保留，是一个触发器信号。（2）在Sd 端加低电平触发信号，Sd =0，于是Q =1 ， Q =1和 Rd =1决定了=0 ，触发器置“1”。但=0 反馈回来， Sd =0才可以撤消， Sd是置“1”的触发器信号。如果是由或非门构成的基本RS触发器，触发信号是高电平有效。此时直接置“0”端用符号Rd；直接置“1”端用符号Sd。4 真值表和特征方程以上过程，可以用真值表来描述，见上表。表中的Qn和表示触发器的现在状态，简称现态；Qn+1和Qn+1表示触

8、发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态Qn+1而言，Qn也称为原状态。上表真值表 表中Qn=Qn+1表示新状态等于原状态，即触发器没有翻转，触发器的状态保持不变。必须注意的是，一般书上列出的基本RS触发器的真值表中，当 Rd =0、 Sd =0时，Q的状态为任意态。这是指当 Rd 、Sd 同时撤消时，Q端状态不定。若当 Rd =0、Sd =0时，Q =1，状态都为“1”，是确定的。但这一状态违背了触发器Q端和 Q端状态必须相反的规定，是不正常的工作状态。若Rd 、Sd不同时撤消时，Q端状态是确定的，但若Rd 、Sd同时撤消时，Q端状态是不确定的。由于与非门响应有延迟，且两个门

9、延迟时间不同，这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例1 。把上表所列逻辑关系写成逻辑函数式，则得到利用约束条件将上式化简，于是得到特征方程主从JK触发器工作原理图主从JK触发器逻辑图当CP=1时，CP=0，从触发器被封锁，输出状态不变化。此时主触发器输入门打开，接收J、K输入信息，将代入基本RSFF特性方程得出当CP=0时，CP=1，主触发器被封锁，禁止接受J、K信号,主触发器维持原态；从触发器输入门被打开，从触发器按照主触发器的状态翻转，其中： 即将主触发器的状态转移到从触发器的输出端，从触发器的状态和主触发器一致。将主代入式(5-7)可得 74系列芯片名称

10、及解释型号 内容 型号 内容- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09 2输入四与门(oc) 74ls10 3输入三与非门 74ls11 3输入三与门 74ls12 3输入三与非门 (oc) 74ls13 4输入双与非门 (斯密特触发) 74ls14 六倒相器(斯密特触发) 74ls1

11、5 3输入三与门 (oc) 74ls16 六高压输出反相缓冲器/驱动器(oc,15v) 74ls17 六高压输出缓冲器/驱动器(oc,15v) 74ls18 4输入双与非门 (斯密特触发) 74ls19 六倒相器(斯密特触发) 74ls20 4输入双与非门 74ls21 4输入双与门 74ls22 4输入双与非门(oc) 74ls23 双可扩展的输入或非门 74ls24 2输入四与非门(斯密特触发) 74ls25 4输入双或非门(有选通) 74ls26 2输入四高电平接口与非缓冲器(oc,15v) 74ls27 3输入三或非门 74ls28 2输入四或非缓冲器 74ls30 8输入与非门 74

12、ls31 延迟电路 74ls32 2输入四或门 74ls33 2输入四或非缓冲器(集电极开路输出) 74ls34 六缓冲器 74ls35 六缓冲器(oc) 74ls36 2输入四或非门(有选通) 74ls37 2输入四与非缓冲器 74ls38 2输入四或非缓冲器(集电极开路输出) 74ls39 2输入四或非缓冲器(集电极开路输出) 74ls40 4输入双与非缓冲器 74ls41 bcd-十进制计数器 74ls42 4线-10线译码器(bcd输入) 74ls43 4线-10线译码器(余3码输入) 74ls44 4线-10线译码器(余3葛莱码输入) 74ls45 bcd-十进制译码器/驱动器 74

13、ls46 bcd-七段译码器/驱动器 -74ls47 bcd-七段译码器/驱动器 74ls48 bcd-七段译码器/驱动器 74ls49 bcd-七段译码器/驱动器(oc) 74ls50 双二路2-2输入与或非门(一门可扩展) 74ls51 双二路2-2输入与或非门 74ls51 二路3-3输入,二路2-2输入与或非门 74ls52 四路2-3-2-2输入与或门(可扩展) 74ls53 四路2-2-2-2输入与或非门(可扩展) 74ls53 四路2-2-3-2输入与或非门(可扩展) 74ls54 四路2-2-2-2输入与或非门 74ls54 四路2-3-3-2输入与或非门 74ls54 四路2

14、-2-3-2输入与或非门 74ls55 二路4-4输入与或非门(可扩展) 74ls60 双四输入与扩展 74ls61 三3输入与扩展 74ls62 四路2-3-3-2输入与或扩展器 74ls63 六电流读出接口门 74ls64 四路4-2-3-2输入与或非门 74ls65 四路4-2-3-2输入与或非门(oc) 74ls70 与门输入上升沿jk触发器 74ls71 与输入r-s主从触发器 74ls72 与门输入主从jk触发器 74ls73 双j-k触发器(带清除端) 74ls74 正沿触发双d型触发器(带预置端和清除端) 74ls75 4位双稳锁存器 74ls76 双j-k触发器(带预置端和清

15、除端) 74ls77 4位双稳态锁存器 74ls78 双j-k触发器(带预置端,公共清除端和公共时钟端) 74ls80 门控全加器 74ls81 16位随机存取存储器 74ls82 2位二进制全加器(快速进位) 74ls83 4位二进制全加器(快速进位) 74ls84 16位随机存取存储器 74ls85 4位数字比较器 74ls86 2输入四异或门 74ls87 四位二进制原码/反码/oi单元 74ls89 64位读/写存储器 74ls90 十进制计数器 74ls91 八位移位寄存器 74ls92 12分频计数器(2分频和6分频) 74ls93 4位二进制计数器 74ls94 4位移位寄存器(

16、异步) 74ls95 4位移位寄存器(并行io) 74ls96 5位移位寄存器 74ls97 六位同步二进制比率乘法器 74ls100 八位双稳锁存器 74ls103 负沿触发双j-k主从触发器(带清除端) 74ls106 负沿触发双j-k主从触发器(带预置,清除,时钟)74ls107 双j-k主从触发器(带清除端) 74ls108 双j-k主从触发器(带预置,清除,时钟) 74ls109 双j-k触发器(带置位,清除,正触发) 74ls110 与门输入j-k主从触发器(带锁定) 74ls111 双j-k主从触发器(带数据锁定) 74ls112 负沿触发双j-k触发器(带预置端和清除端) 74

17、ls113 负沿触发双j-k触发器(带预置端) 74ls114 双j-k触发器(带预置端,共清除端和时钟端) 74ls116 双四位锁存器 74ls120 双脉冲同步器/驱动器 74ls121 单稳态触发器(施密特触发) 74ls122 可再触发单稳态多谐振荡器(带清除端) 74ls123 可再触发双单稳多谐振荡器 74ls125 四总线缓冲门(三态输出) 74ls126 四总线缓冲门(三态输出) 74ls128 2输入四或非线驱动器 74ls131 3-8译码器 74ls132 2输入四与非门(斯密特触发) 74ls133 13输入端与非门 74ls134 12输入端与门(三态输出) 74l

18、s135 四异或/异或非门 74ls136 2输入四异或门(oc) 74ls137 八选1锁存译码器/多路转换器 74ls138 3-8线译码器/多路转换器 74ls139 双2-4线译码器/多路转换器 74ls140 双4输入与非线驱动器 74ls141 bcd-十进制译码器/驱动器 74ls142 计数器/锁存器/译码器/驱动器 74ls145 4-10译码器/驱动器 74ls147 10线-4线优先编码器 74ls148 8线-3线八进制优先编码器 74ls150 16选1数据选择器(反补输出) 74ls151 8选1数据选择器(互补输出) 74ls152 8选1数据选择器多路开关 74

19、ls153 双4选1数据选择器/多路选择器 74ls154 4线-16线译码器 74ls155 双2-4译码器/分配器(图腾柱输出) 74ls156 双2-4译码器/分配器(集电极开路输出) 74ls157 四2选1数据选择器/多路选择器 74ls158 四2选1数据选择器(反相输出) 74ls160 可预置bcd计数器(异步清除) 74ls161 可预置四位二进制计数器(并清除异步) 74ls162 可预置bcd计数器(异步清除) 74ls163 可预置四位二进制计数器(并清除异步) 74ls164 8位并行输出串行移位寄存器 74ls165 并行输入8位移位寄存器(补码输出) 74ls16

20、6 8位移位寄存器 74ls167 同步十进制比率乘法器 74ls168 4位加/减同步计数器(十进制) 74ls169 同步二进制可逆计数器 74ls170 4*4寄存器堆 74ls171 四d触发器(带清除端) 74ls172 16位寄存器堆 74ls173 4位d型寄存器(带清除端) 74ls174 六d触发器 74ls175 四d触发器 74ls176 十进制可预置计数器 74ls177 2-8-16进制可预置计数器 74ls178 四位通用移位寄存器 74ls179 四位通用移位寄存器 74ls180 九位奇偶产生/校验器 74ls181 算术逻辑单元/功能发生器 74ls182 先

21、行进位发生器 74ls183 双保留进位全加器 74ls184 bcd-二进制转换器 74ls185 二进制-bcd转换器 74ls190 同步可逆计数器(bcd,二进制) 74ls191 同步可逆计数器(bcd,二进制) 74ls192 同步可逆计数器(bcd,二进制) 74ls193 同步可逆计数器(bcd,二进制) 74ls194 四位双向通用移位寄存器 74ls195 四位通用移位寄存器 74ls196 可预置计数器/锁存器 74ls197 可预置计数器/锁存器(二进制) 74ls198 八位双向移位寄存器 74ls199 八位移位寄存器 74ls210 2-5-10进制计数器 74l

22、s213 2-n-10可变进制计数器 74ls221 双单稳触发器 74ls230 八3态总线驱动器 74ls231 八3态总线反向驱动器 74ls240 八缓冲器/线驱动器/线接收器(反码三态输出) 74ls241 八缓冲器/线驱动器/线接收器(原码三态输出) 74ls242 八缓冲器/线驱动器/线接收器 74ls243 4同相三态总线收发器 74ls244 八缓冲器/线驱动器/线接收器 74ls245 八双向总线收发器 74ls246 4线-七段译码/驱动器(30v) 74ls247 4线-七段译码/驱动器(15v) 74ls248 4线-七段译码/驱动器 74ls249 4线-七段译码/

23、驱动器 74ls251 8选1数据选择器(三态输出) 74ls253 双四选1数据选择器(三态输出) 74ls256 双四位可寻址锁存器 74ls257 四2选1数据选择器(三态输出) 74ls258 四2选1数据选择器(反码三态输出) 74ls259 8为可寻址锁存器 74ls260 双5输入或非门 74ls261 4*2并行二进制乘法器 74ls265 四互补输出元件 74ls266 2输入四异或非门(oc) 74ls270 2048位rom (512位四字节,oc) 74ls271 2048位rom (256位八字节,oc) 74ls273 八d触发器 74ls274 4*4并行二进制乘

24、法器 74ls275 七位片式华莱士树乘法器 74ls276 四jk触发器 74ls278 四位可级联优先寄存器 74ls279 四s-r锁存器 74ls280 9位奇数/偶数奇偶发生器/较验器 74ls281 74ls283 4位二进制全加器 74ls290 十进制计数器 74ls291 32位可编程模 74ls293 4位二进制计数器 74ls294 16位可编程模 74ls295 四位双向通用移位寄存器 74ls298 四-2输入多路转换器(带选通) 74ls299 八位通用移位寄存器(三态输出) 74ls348 8-3线优先编码器(三态输出) 74ls352 双四选1数据选择器/多路转

25、换器 74ls353 双4-1线数据选择器(三态输出) 74ls354 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls355 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls356 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls357 8输入端多路转换器/数据选择器/寄存器,三态补码输出 74ls365 6总线驱动器 74ls366 六反向三态缓冲器/线驱动器 74ls367 六同向三态缓冲器/线驱动器 74ls368 六反向三态缓冲器/线驱动器 74ls373 八d锁存器 74ls374 八d触发器(三态同相) 74ls375 4位双稳态锁存器

26、74ls377 带使能的八d触发器 74ls378 六d触发器 74ls379 四d触发器 74ls381 算术逻辑单元/函数发生器 74ls382 算术逻辑单元/函数发生器 74ls384 8位*1位补码乘法器 74ls385 四串行加法器/乘法器 74ls386 2输入四异或门 74ls390 双十进制计数器 74ls391 双四位二进制计数器 74ls395 4位通用移位寄存器 74ls396 八位存储寄存器 74ls398 四2输入端多路开关(双路输出) 74ls399 四-2输入多路转换器(带选通) 74ls422 单稳态触发器 74ls423 双单稳态触发器 74ls440 四3方

27、向总线收发器,集电极开路 74ls441 四3方向总线收发器,集电极开路 74ls442 四3方向总线收发器,三态输出 74ls443 四3方向总线收发器,三态输出 74ls444 四3方向总线收发器,三态输出 74ls445 bcd-十进制译码器/驱动器,三态输出 74ls446 有方向控制的双总线收发器 74ls448 四3方向总线收发器,三态输出 74ls449 有方向控制的双总线收发器 74ls465 八三态线缓冲器 74ls466 八三态线反向缓冲器 74ls467 八三态线缓冲器 74ls468 八三态线反向缓冲器 74ls490 双十进制计数器 74ls540 八位三态总线缓冲器(反向) 74ls541 八位三态总线缓冲器 74ls589 有输入锁存的并入串出移位寄存器 74ls590 带输出寄存器的8位二进制计数器 74ls591 带输出寄存器的8位二进制计数器 74ls592 带输出寄存器的8位二进制计数器 74ls593 带输出寄存器的8位二进制计数器 74ls594 带输出锁存的8位串入并出移位