计算机组成原理复习题.docx

1、计算机组成原理复习题计算机组成原理复习题一、选择题1冯诺依曼机工作方式的基本特点是（B ）。B.A、多指令流单数据流C、堆栈操作2.定点小数反码x反=x0.A、T+2F V x W 1-2C、T+2F W x W 1-2F按地址访问并顺序执行指令D、存储器按内容选择地址X.-人表示的数值范囲是（C ）。B、T+2F W x 1-2D、-1+2 x 1 -2n3.下列不属于计算机系统软件的是（D ）。A、 Windows XP B、 DOS C、 Vista D、 Photoshop4.在定点二进制运算器中，减法运算一般通过（D ）来实现。A、原码运算的二进制减法器 B、补码运算的二进制减法器C

2、、原码运算的十进制加法器 D、补码运算的二进制加法器5.两个补码数相加，在最高位相同吋会有可能产生溢出，在最高位不同时（C ）。A、有可能产生溢出 B、会产生溢出C、一定不会产生溢出 D、不一定会产生溢出6.通常情况下，下列存储器哪一个速度最快（A ） oA、Cache B、礁盘 C、主存 D、礁带7.半导体静态存储器SRAM的存储原理是（A ） oA、依靠双稳态电路 B、依靠定吋刷新C、依靠读后再生 D、信息不再变化8.关于原码、反码、补码，下列正确的一项是（C ） oA、补码二反码+1 B、反码二除符号位以外的各位取反C、正数的原码、反码、补码相同 D、-7的补码是011110019.如果

3、一个高速缓存系统中，主存的容量为12MB, cache的容量为400KB,则该存储 系统的总容量为（B ）。A、12 MB+400KB B、12MB C、400KB D、12MB-400KB10.主存贮器和CPU之间增加Cache的目的是（A ）。A、 解决CPU和主存之间的速度匹配问题B、 扩大主存贮器容量C、 扩大CPU中通用奇存器的数量D、 既扩大主存贮器容量，又扩大CPU中通用奇存器的数量门哪一项不是计算机硬件的主要性能指标（C ） OA、机器字长 B、运算速度 C、存取周期 D、存储容量12.假设奇存器R中的数值为200 ,主存地址为200和300的地址单元中存放的内 容分别是300

4、和400 ,则什么方式下访问到的操作数为200 （D ）。A、直接寻址200 B、奇存器间接寻址（R）C、存储器间接寻址（200） D、寄存器寻址（R）13.某计算机字长32位，其存储容量为256MB,若按单字编址，它的寻址范圉是（D ）。A、064MB B、032MB C、032M D、064M14.采用直接寻址方式，则操作数在（A ）。A、主存中 B、寄存器中 C、直接存取存储器中 D、光盘中15.零地址指令的操作数一般隐含在（C ）中。A、磁盘 B、磁带 C、奇存器 D、光盘CRT的分辨率为1024X1024像素，像素的颜色数为256,则刷新存储器的容量为（B ） oA、 512KB B

5、、 1MB C、 256KB D、 2MB指令奇存器的位数取决于（B ）。A、存储器的容量 B、指令字长 C、机器字长 D、存储字长立即寻址是指（D ）。A、 指令字中的形式地址就是操作数的真实地址B、 指令字中不明显给出操作数的地址C、 指令字中的形式地址指出操作数有效地址所在的存储单元地址D、 操作数本身设置在指令字中微程序控制器中，机器指令与微指令的关系是（B ）。A、 每一条机器指令由一条微指令来执行B、 每一条机器指令由一段用微指令编成的微程序来解释执行C、 一段机器指令组成的程序可由一条微指令来执行D、 一条微指令由若干条机器指令组成下列哪一项不属于半导体存储芯片的基本结构（B ）

6、。A、存储矩阵 B、集成电路 C、译码驰动 D、读/写电路从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍 属于（B ）计算机。A、并行 B、冯诺依曼 C、智能 D、串行一个n+1位整数原码的数值范围是（D） oA. -2n+1 V x 2n1 B. -2n+1 W x V2nTC. -2n+1 V x W2nT D. -2n+1 W x W2nT下列哪一项不属于系统软件（D） oC、操作系统 D、事务管理程序A、标准程序库 B、数据管理系统以下有关运算器的描述，（C ）是正确的。A、只做如法运算 B、只做算术运算16.17.18.19.20.21.22.23.24.2

7、5.26.27.28.29.30.运算结果的符号位为01,则（B）。B、产生了正溢出（上溢）C、结果正确，为正数 D、结果正确，为负数使用DMA技术的目的是（C ）。A、 解决CPU和主存之间的速度匹配问题B、 I/O设备相互之间可实现并行工作C、 解放CPU,提高资源利用率D、 可实现低速I/O设备与主存直接交换信息 动态存储器的特点是（D ） oA、工作中存储内容会产生变化 B、工作中需要动态改变访存地址C、 工作中需要动态地改变供电电压D、 需要定期刷新每个存储单元中存储的信息某计算机主存的存储容量为256MB,则按字节寻址的范围为（B）。A、0256MB B、0256M C、064M

8、D、064MB用2条8位的数据总线传输64位二进制代码，需要传几次（B）A、8次 B、4次 C、1次 D、2次假设某计算机的存储系统由Cache和主存组成，菜程序执行过程中访存1000次, 其中，访问Cache缺失（未命中）50次，则Cache的命中率是（D ）。31.32.33.34.35.36.37.38.39.40.41.42.43.A、 5% B、 % C、 50% D、 95%隐含寻址是指（B ）。A、 指令字中的形式地址就是操作数的真实地址B、 指令字中不明显给出操作数的地址C、 指令字中的形式地址指出操作数有效地址所在的存储单元地址A、地址寄存器 B、程序计数器 C、指令寄存器

9、D、通用寄存器为了缩短指令中某个地址段的位数，有效的方法是采取（D ）。A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址奇存器间接寻址方式中，操作数处在（B ）。A、通用寄存器 B、主存单元 C、程序计数器D、堆栈下列哪一项不是计算机解题的基本步骤（D ）。A、编写源程序 B、翻译成机器语言程序 C、运行 D、建立控制信号指令周期是指（C ） OA、 CPU从主存取出一条指令的时间B、 CPU执行一条指令的时间C、 CPU从主存取出一条指令加上执行一条指令的时间D、 吋钟周期吋间下列关于重合法译码驱动方式的叙述中，错误的是（A ）。A、 重合法仅需要X译码驰动器B、 重合法每次选中的是

10、一个存储单元C、 被选中的存储单元由X、Y两个方向的地址决定D、 重合法适合于容量较大的存储芯片关于原码、补码、及码，下列说法错误的是（D ） oA、 正数的补码是正数本身B、 负数的补码是原码的除符号位以外“求及加1”C、 正数的及码是正数本身D、 负数的反码是原码的“每位求反”釆用DMA方式传送数据时，每传送一个数据，就要占用一个（C ）的时间。A、指令周期 B、机器周期C、存储周期 D、总线周期电子计算机问世至今，新型机器不斷推陈出新，不管怎么更新，依然具有存储程 序”的特点，最早提出这种槪念的是（B ） oA、巴贝奇 B、冯诺依曼 C、帕斯卡 D、贝尔n+1位的定点小数，其补码表示的是

11、（A ）。A、T W x W y-T B、T V x W 1-2C、T W x V1-2F D. -1 x 1-2_n直接寻址是指（A ） oA、 指令字中的形式地址就是操作数的真实地址B、 指令字中不明显给出操作数的地址C、 指令字中的形式地址指出操作数有效地址所在的存储单元地址D、 操作数本身设置在指令字中44.运算器的核心功能部件是（B ）。A、数据总线 B、ALU C、状态条件寄存器 D、通用寄存器45.若采用双符号位，则发生正溢的特征是：双符号位为（B ）。A、00 B、01 C、10 D、1146.存取周期是（A ）。A、 存储器进行连续两次独立存储器操作所需要的最小时间间隔B、

12、存储器的访问吋间C、 启动一次存储器操作到完成该操作所需的全部吋间D、 存储器接受到有效地址开始到完成存储器操作为止的时间47.在机器数（B ）中，零的表示形式是唯一的。A、原码 B、补码 C、移码 D、反码48.按照连接部件不同，将总线分为（A ）。A、片内总线、系统总线、控制总线 B、串行总线、并行总线C、计算机总线、测控总线 D、8位、16位、32位总线49.某DRAM芯片存储容量为512X8位，该芯片地址线和数据线的数目是（D ）。A、 8, 512 B、 512, 8 C、 18, 8 D、 19, 850.在总线判优方式中，独立请求方式的缺点是（B ）。A、对电路故障敏感 B、控制

13、线数多，总线控制复杂C、使用计数器 D、控制不灵活51.CPU通过指令访问虚拟存储器所用的程序地址叫做（C ）。A、实存地址 B、物理地址 C、逻辑地址 D、真实地址52.在CPU的寄存器中，（B ）对用户是完全透明的。A、程序计数器B、指令奇存器C、状态寄存器D、通用奇存器53.采用直接寻址方式，则操作数在（A ）。A、主存中 B、奇存器中 C、直接存取存储器中D、光盘中54.指令系统中采用不同寻址方式的目的主要是（B ）。A、 实现存储程序和程序控制B、 缩短指令长度，扩大寻址空间，提高编程灵活性C、 可以直接访问外存D、 提供扩展操作码的可能并降低指令译码难度55.单地址指令中为了完成两

14、个数的算术运算，除地址码指明的一个操作数外，另一个 常需釆用（C ）。A、堆栈寻址方式 B、立即寻址方式C、隐含寻址方式 D、间接寻址方式56.某寄存器中的数值为指令码，只有。卩卩的（A ）才能识别它。A、指令译码器 B、判斷程序 C、微指令 D、时序信号57.异步通信中，全互锁的方式是（C ）。A、 主模块发出请求信号后，不等待接到从模块的回答信号，经过一段时间，确定 从模块收到请求信号自动撤销请求信号B、 从模块接到信号请求后，在条件允许时发出回答信号，并经过一段时间确认主 模块收到回答信号后，自动撤销回答信号C、 最安全的一种异步通信方式D、 主从模块时间配合属于企制性同步58.主存-辅

15、存层次结构主要解决存储系统的（A ）问题。A、容量 B、速度不匹配 C、信息交换 D、位价59.计算机的字长取决于（B ）。B、运算器一次运算二进制数的位数D、主机与外设一次交换信息的长度、名词解释总线、总线的主设备（主模块）、总线的从设备（从模块）总线是连接多个部件的信息传输线，是各部件共享的传输介质。总线的主设备（主模块）：指一次总线传输期间，拥有总线控制权的设备（模块）；总线的从设备（从模块）：指一次总线传输期间，配合主设备完成数据传输的设备（模块），它只能被动接受主设备发来的命令；主存、辅存、Cache、RAM、ROM主存：计算机中存放正在运行的程序和数据的存储器。辅存：用来存放当前不

16、用的程序和数据的存储器。Cache:高速缓冲存储器RAM:随机存储器，一种可读/写存储器。ROM:只读存储器，能对其内容读出，不能对其重新写入的存储器。总线宽度、总线带宽、存取时间、存取周期。总线宽度：通常指数据总线的根数；总线带宽：总线的数扌居传输率，指单位时间内总线上传输数据的位数；KB、MB、GB、TB 的概念。KB:千字节；MB:兆字节；GB:吉字节；TB:太字节。存储字长、存储容量。存储字长：一个存储单元所存二进制代码的位数。存储容量：存储器中可存二进制代码的总量。机器指令、寻址方式的概念。机器指令：每一条机器语言的语句称为机器指令。寻址方式：指确定本条指令的数据地址以及下一条将要执

17、行的指令地址的方法。三、简答题指令和数扌居都用二进制代码存于存储器中，计算机如何区分它们（1） 通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取 出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。（2） 通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码 部分提供存储单元地址的取出的是操作数。主存储器的性能指标有哪些其中哪些是速度指标主存储器的性能指标主要是存储容量、存取时间、存储周期和存储器带宽。存取时间、存储周期是速度指标。总线的分类方法主要有哪几种请分别按这几种方法说明总线的分类。（1） 按传送方式分为：串行总线、并行总线；（2） 按传输数据宽

18、度分为：8位、16位、32位等传输总线；（3） 按使用范围分为：计算机总线、测控总线、网络通信总线等；（4） 按连接部件分为：片内总线、系统总线和通信总线。比较程序中斷方式和DMA方式，在完成输入/输出操作时的优缺点。程序中斷方式：某种程度上提高了 CPU的资源利用率。但是CPU在响应中断请求后， 必须停止现行程序而转入中断程序，并且为了完成I/O与主存交换信息，还不得不 占用CPU内部的一些奇存器，这同样是对CPU资源的消耗。DMA方式：主存和I/O之间有一条数据通路，主存与I/O设备交换信息时，无需调 用中斷服务程序。若出现DMA与CPU同时访问主存,CPU总是将总线占有权让给DMA, D

19、MA窃取一个存储周期，这阶段CPU可以继续作内部操作，从而进一步提高了 CPU 的资源利用率。5.存储器的分类方法有哪些具体是怎么进行分类的(1)按存储介质分类：半导体存储器、饌表面存储器、饌芯存储器、光盘存储器；(2)按存取方式分类：随机存储器、只读存储器、串行访问存储器；(3)按计算机中的作用分类：主存、辅存、缓冲存储器。6.总线的结构有几种，不同的总线结构对计算机的性能有什么影响(1)总线结构通常可以分为单总线结构和多总线结构两种。(2)单总线结构简单也便于扩充，但所有的传送都通过这组共享总线，因此极易 形成计算机系统的瓶颈，它允许两个以上的部件在同一时刻向总线传输信息，这就 必然会影响

20、系统工作效率的提高，这类总线多数被小型计算机或微型计算机采用； 多总线结构解决了单总线中所有部件同时共享总线的现状，有效的提高了系统的工 作效率。7.计算机的工作步骤有哪些(1)上机前的准备：建立数学模型、确定计算方法、编制解题程序。(2)上机运行8.中央处理器有哪些功能它由哪些基本组件构成CPU的功能：指令控制、操作控制、时间控制、处理中断、数据加工CPU的结构：寄存器、ALU、中断系统、CU9.存储器的层次结构主要体现在什么地方，为什么要分这些层次，计算机如何管理这 些层次(1)存储器的层次结构主要体现在Cache-主存和主存-辅存两个存储层次上。 Cache-主存层次在存储系统中主要对C

21、PU访存起加速作用，使CPU访存速度加快， 接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，使用的存储器其容量和位价接近于 辅存，而速度接近于主存。(2)主存-Cache层次的信息调度功能全部由硬件自动完成。而主存-辅存层次的调 度目前广泛采用虚拟存储技术实现。10.动态与静态存储器芯片在特性和使用场合两个方面有哪些区别(1)动态存储器芯片是通过奇生电容存储一个二进制位的信息，为解决漏电会丢 失信息的问题需要刷新操作，是破坏性读出，需要回写操作，使读写周期变长，造 成运行速度较慢，但是它的集成度高，价格便宜，主要用于实现速度低一些、但容 量要求较

22、大的主存储器；(2)静态存储器芯片不需要刷新操作，也不是破坏性读出，不需要回写操作，运 行速度高，但芯片的集成度低，故价格更高，主要用于实现要求速度更快但容量可 以较小的Cache存储器。11.总线通信控制分为哪几个阶段每阶段完成的任务是什么(1)申请分配阶段：主模块(主设备)发出申请，总线仲裁机构分配下一周期的 总线使用权。(2)寻址阶段：取得使用权的主模块通过总线发出本次打算访问的从模块地址及 命令，启动从模块。(3)传数阶段：主模块和从模块进行数据交换，数据经源模块发出经数据总线流 入目的模块。(4)结束阶段：主模块的有关信息均从系统总线上撤离，让出总线使用权。四、计算题1、机器字长为8

23、位(含1位符号位在内)，分别写出真值-87、100所对应的原码、补 码、反码。真 值原 码反 码补 码十进制二进制-87-101 01111,101 01111,010 10001,010 1001100110 01000,110 01000,110 01000,110 01002、 机器字长为8位(含1位符号位在内)，若A二+15, B二+24,求A-Bh并还原成真值。 解：力二 15 二 0001111B 二 24二 0011000/I，卜二 0,0001111 3补二 0, 0011000+ - 3 卜二 1,11010004U + 一 Bh卜二 1,1110111 = A - BA -

24、 B订 1,00001001:.A - 8= - 1001 = -93、 已知 A=, B二，求A+B.卜。解：从卜二 B 4=A，卜二+国，卜二用，卜+国朴二Q力+ B补二五、设计题1已知存在1KX4位、2KX8位的两个存储芯片，回答下列问题：(1)写出每片存储芯片的地址范围。(2)设计一个容量为16KX32位的存储器，当选用1KX4位，2KX8位的存储芯 片时，各需要多少片(3)设计一个容量为16KX32位的存储器，其地址线和数据线的总和是多少(4)分别画出由1KX4位存储芯片组成16KX32位存储器的连线图和由2KX8位 存储芯片组成16KX32位存储器的连线图。解：(1) 1KX4位存

25、储芯片通过“1K”可以就能看出地址信息：1K=1024=2那么写出这1K的地址需要10位数一般用16位数，那么前而再加6个00000 0000 0000 0000假设为起始地址0000 0000 0000 0001这是第二个单元的地址0000 0011 1111 1111这是最E个单元的地址写出16进制，1KX4位存储芯片的地址范围为0000H03FFH 同理，2KX8位芯片的地址范围为0000H07FFH(2)选用1KX4位存储芯片，需要128片选用2KX8位的存储芯片，需要32片(3)16K=24X2,o=24,地址线有 14 条数据总线有32条，14+32=46(4)由1KX4位存储芯片组成16KX32位存储器的连线图：16组 1KX32 位DoWE