电子技术基础数字部分第五版答案康华光.docx

1、电子技术基础数字部分第五版答案康华光第一章 数字逻辑习题11数字电路与数字信号1.1.2 图形代表的二进制数010110100114一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42.（2）127 （4）2.718解：

2、（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H 72（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASC码的表示：P28（1）+ （2） （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASC码，然后将二进制码转换为十六进制数表示。（1）“+”的ASC码为0101011，则（00101011）B=（2B）H（2）的ASC码为1

3、000000,(01000000)B=(40)H(3)you的ASC码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASC码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B的波形，画出各门电路输出L的波形。解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式(3)ABABAB=+（AB）=AB+AB解：真值表如下ABABABABABAB+AB000101101100001010000110011

4、1由最右边2栏可知，与AB+AB的真值表完全相同。2.1.3 用逻辑代数定律证明下列等式(3)()AABCACDCDEACDE+=+解：()AABCACDCDE+(1)ABCACDCDE=+AACDCDE=+ACDCDE=+ACDE=+2.1.4 用代数法化简下列各式(3)()ABCBC+解：()ABCBC+()(ABCBC=+ABACBBBCCBC=+(1ABCABB=+ABC=+(6)()()()(ABABABAB+解：()()()(ABABABAB+()()ABABABAB=.+.+BABAB=+ABB=+AB=+AB=(9)ABCDABDBCDABCBDBC+解：ABCDABDBCDA

5、BCBDBC+()()()()ABCDDABDBCDCBACADCDBACADBACDABBCBD=+=+=+=+=+2.1.7 画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门(1) LABAC=+(2)()LDAC=+(3)()(LABCD=+2.2.2 已知函数L（A，B，C，D）的卡诺图如图所示，试写出函数L的最简与或表达式解：(,)LABCDBCDBCDBCDABD=+2.2.3 用卡诺图化简下列个式（1）ABCDABCDABADABC+解：ABCDABCDABADABC+()()()()()ABCDABCDABCCDDADBBCCABCDD=+ABCDABCDABCDA

6、BCDABCDABCDABCD=+（6） (,)(0,2,4,6,9,13)(1,3,5,7,11,15)LABCDmd=+解：LAD=+（7） (,)(0,13,14,15)(1,2,3,9,10,11)LABCDmd=+解:LADACAB=+2.2.4 已知逻辑函数LABBCCA=+，试用真值表,卡诺图和逻辑图（限用非门和与非门）表示解:1由逻辑函数写出真值表ABCL000000110101011110011011110111102由真值表画出卡诺图3由卡诺图,得逻辑表达式LABBCAC=+用摩根定理将与或化为与非表达式LABBCACABBCAC=+=.4由已知函数的与非-与非表达式画出逻

7、辑图第三章习题3.1 MOS逻辑门电路3.1.1根据表题3.1.1所列的三种逻辑门电路的技术参数，试选择一 种最合适工作在高噪声环境下的门电路。表题3.1.1 逻辑门电路的技术参数表(min)/OHVVVOL(max)/V(min)/IHVV(max)/ILVV逻辑门A2.40.420.8逻辑门B3.50.22.50.6逻辑门C4.20.23.20.8解：根据表题3.1.1所示逻辑门的参数，以及式（3.1.1）和式（3.1.2），计算出逻辑门A的高电平和低电平噪声容限分别为：NHAV=2.4V2V=0.4V (min)OHV(min)IHV(max)NLAV=0.8V0.4V=0.4V (ma

8、x)ILV(max)OLV同理分别求出逻辑门B和C的噪声容限分别为:NHBV=1VNLBV=0.4VNHCV=1VNLCV=0.6V电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门C3.1.3根据表题3.1.3所列的三种门电路的技术参数,计算出它们的延时-功耗积,并确定哪一种逻辑门性能最好表题3.1.3 逻辑门电路的技术参数表/pLHtn/pHLtn/DPmW逻辑门A11.216逻辑门B568逻辑门C10101解:延时-功耗积为传输延长时间与功耗的乘积,即DP= tpdPD根据上式可以计算出各逻辑门的延时-功耗分别为ADP =2PLHPHLtt+DP=(11.2)2ns+*16mw=1

9、7.6* 1210.J=17.6PJ同理得出: BDP=44PJ CDP=10PJ,逻辑门的DP值愈小,表明它的特性愈好,所以逻辑门C的性能最好.3.1.5 为什么说74HC系列CMOS与非门在+5V电源工作时,输入端在以下四种接法下都属于逻辑0: (1)输入端接地; (2)输入端接低于1.5V的电源; (3)输入端接同类与非门的输出低电压0.1V; (4)输入端接10k的电阻到地.解:对于74HC系列CMOS门电路来说,输出和输入低电平的标准电压值为:OLV=0.1V, ILV=1.5V,因此有:(1) =0 ViILV=1.5V,属于逻辑门0(2) 1.5V=ViILV,属于逻辑门0(3)

10、 0.1ViILV=1.5V,属于逻辑门0(4)由于CMOS管的栅极电流非常小,通常小于1uA,在10k电阻上产生的压降小于10mV即Vi0.01V2.1V时，将使T1的集电结正偏，T2，T3处于饱和状态，这时VB1被钳位在2.4V，即T1的发射结不可能处于导通状态，而是处于反偏截止。由（1）（2），当VB12.1V，与非门输出为低电平。（4）与非门输入端接10k的电阻到地时，教材图3.2.8的与非门输入端相当于解3.2.2图所示。这时输入电压为VI=(Vcc-VBE)=10（5-0.7）（10+4）=3.07V。若T1导通，则VBI=3.07+ VBE=3.07+0.5=3.57 V。但VB

11、I是个不可能大于2.1V的。当VBI=2.1V时，将使T1管的集电结正偏，T2，T3处于饱和，使VBI被钳位在2.1V，因此，当RI=10k时，T1将处于截止状态，由（1）这时相当于输入端输入高电平。3.2.3 设有一个74LS04反相器驱动两个74ALS04反相器和四个74LS04反相器。（1）问驱动门是否超载？（2）若超载，试提出一改进方案；若未超载，问还可增加几个74LS04门？解：（1）根据题意，74LS04为驱动门，同时它有时负载门，负载门中还有74L4。从主教材附录A查出74LS04和74ALS04的参数如下（不考虑符号）74LS04：=8mA,=0.4mA;=0.02mA. (m

12、ax)OLI(max)OHI(max)IHI4个74LS04的输入电流为：4=4(max)ILI0.4mA=1.6mA,4=4(max)IHI0.02mA=0.08mA2个74ALS04的输入电流为：2=2(max)ILI0.1mA=0.2mA,2=2(max)IHI0.02mA=0.04mA。 拉电流负载情况下如图题解3.2.3（a）所示，74LS04总的拉电流为两部分，即4个74ALS04的高电平输入电流的最大值4=0.08mA电流之和为0.08mA+0.04mA=0.12mA.而74LS04能提供0.4mA的拉电流，并不超载。(max)IHI 灌电流负载情况如图题解3.2.3（b）所示，

13、驱动门的总灌电流为1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌电流，也未超载。（2）从上面分析计算可知，74LS04所驱动的两类负载无论书灌电流还是拉电流均未超3.2.4 图题3.2.4所示为集电极门74LS03驱动5个CMOS逻辑门，已知OC门输管截止时的漏电流=0.2mA；负载门的参数为：=4V,=1V,=1A试计算上拉电阻的值。从主教材附录A查得74LS03的参数为：=2.7V，=0.5V，=8mA.根据式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。灌电流情况如图题解3.2.4（a）所示，74LS03输出为低电平，=5(min)OHV(max)OLV(m

14、ax)OLI(ILtotalIILI=50.001mA=0.005mA,有=(min)pR(max)(max)()DDOLOLILtotalVVII.=(54)(80.005)VmA.0.56K拉电流情况如图题解3.2.4（b）所示，74LS03输出为高电平，(IHtotalI=5IHI=50.001mA=0.005mA 由于为了保证负载门的输入高电平，取=4V有 (min)OHV(min)IHV(min)OHV(max)PR=(min)()()DDHOLtotalIHtotalVVoII.+=(54)(0.20.005)VmA.=4.9K综上所述，PR的取值范围为0.564.93.6.7 设

15、计一发光二极管(LED)驱动电路,设LED的参数为FV=2.5V, DI=4.5Ma;若=5V,当LED发亮时,电路的输出为低电平,选出集成门电路的型号,并画出电路图.CCV解:设驱动电路如图题解3.6.7所示,选用74LSO4作为驱动器件,它的输出低电平电流=8mA, =0.5V,电路中的限流电阻 (max)OLI(max)OLVR=(max)CCFOLDVVVI.=(52.50.5)4.5vmA.444第四章 组合逻辑 习题解答412 组合逻辑电路及输入波形（A.B）如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。412.bmp4121.bmp解：由逻辑电路写出逻辑表达式LA

16、BABAB=+=.首先将输入波形分段，然后逐段画出输出波形。当A.B信号相同时，输出为1，不同时，输出为0，得到输出波形。如图所示4122.bmp421 试用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为0；输入大于等于3时，输出1。解： 根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图1） 设入变量为A.B.C输出变量为L，根据题意列真值表A B C L000000100100011110011011110111112） 由卡诺图化简，经过变换得到逻辑表达式4211.bmp*LABCA

17、BC=+=3） 用2输入与非门实现上述逻辑表达式 4212.bmp427 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。试用2输入与非门设计该表决电路。解： 1）设一位教练和三位球迷分别用A和B.C.D表示，并且这些输入变量为1时表示同意，为0时表示不同意，输出L表示表决结果。L为1时表示同意判罚，为0时表示不同意。由此列出真值表输入 输出A B C D L0000000010001000011001000010100110001111100001001110101101111100111011

18、11101111112）由真值表画卡诺图427.bmp由卡诺图化简得L=AB+AC+AD+BCD由于规定只能用2输入与非门，将上式变换为两变量的与非与非运算式*LABACADBCDABACADBCD=3）根据L的逻辑表达式画出由2输入与非门组成的逻辑电路4273.bmp433 判断图所示电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险?433.bmp解： 根据电路图写出逻辑表达式并化简得*LABBC=+当A=0，C=1时，LBB=+ 有可能产生竞争冒险，为消除可能产生的竞争冒险，增加乘积项使AC ，使 *LABBCAC=+ ，修改后的电路如图4332.bmp4.4.4 试用74HC14

19、7设计键盘编码电路，十个按键分别对应十进制数09，编码器的输出为8421BCD码。要求按键9的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键0按下两种情况。解：真值表电路图4.4.6 用译码器74HC138和适当的逻辑门实现函数F=.解：将函数式变换为最小项之和的形式F=将输入变量A、B、C分别接入、端，并将使能端接有效电平。由于74HC138是低电平有效输出，所以将最小项变换为反函数的形式L =在译码器的输出端加一个与非门，实现给定的组合函数。4.4.14 七段显示译码电路如图4414（a）所示，对应图44，14（b）所示输人波形，试确定显示器显示的字符序列解：当LE=0时，图题

20、44。14（a）所示译码器能正常工作。所显示的字符即为A2A2A1A所表示的十进制数，显示的字符序列01、694。当LE由0跳变1时，数字4被锁存，所以持续显4。4.4.19试用4选1数据选择器74HC153产生逻辑函数. (,)(1,2,6,7)LABCm=解：74HC153的功能表如教材中表解4.4.19所示。根据表达式列出真值表如下。将变量A、B分别接入地址选择输入端、，变量C接入输入端。从表中可以看出输出L与变量C之间的关系，当AB=00时，LC，因此数据端1S0S0I接C；当AB=01时，L=,_C1I接；当AB为10和11时，L分别为0和1，数据输入端_C2I和3I分别接01。由此

21、可得逻辑函数产生器，如图解4.4.19所示。输入输出ABCL0000L=C00110101_LC=01101000010101101111114.4.21 应用74HC151实现如下逻辑函数。解：1.154mmmCBACBACBAF+=+=D1=D4=D5=1,其他=02.4426 试用数值比较器74HC85设计一个8421BCD码有效性测试电路，当输人为8421BCD码时，输出为1，否则0。解：测试电路如图题4426所示，当输人的08421BCD码小于1010时，FAB输出为1，否则 00。 14431 由4位数加法器74HC283构成的逻辑电路如图4431所示，M和N为控制端，试分析该电路

22、的功能。解：分析图44，31所示电路，根据MN的不同取值，确定加法器74HC283的输入端B3B2B1B0的值。当MN00时，加法器74HC283的输人端B3B2B1B00000，则加法器的输出为SI。当MN01时，输入端B3B2B1B00010，加法器的输出SI2。同理，可分析其他情况，如表题4431所示。该电路为可控制的加法电路。第六章 习题答案6.1.6已知某时序电路的状态表如表61，6所示，输人为A，试画出它的状态图。如果电路的初始状态在b，输人信号A依次0、10、111、1，试求其相应的输出。解：根据表616所示的状态表，可直接画出与其对应的状态图，如图题61。6（a）所示。当从初态b开始，依次输0、10、111、1信号时，该时序电路将按图题解616（b）所示的顺序改变状态，因而其相应的输出1、01、01、01。6.2.1试分析图621（a）所示时序电路，画出其状态表和状态图。设电路的初始状态为0，试画出在图621（b）所示波形作用下，Q和z的波形图。解：状态方程和输出方程：6.2.4 分析图62。4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。解：激励方程状态方程输出方程