数电仿真.docx

1、数电仿真目录实验一 组合逻辑电路设计与分析 - 2 -1实验目的 - 2 -2.实验原理 - 2 -3.实验电路及步骤（Multisim） - 3 -思考题 - 5 -实验二 编码器、译码器电路仿真实验 - 7 -一、实验要求 - 7 -二、实验原理 - 7 -三、实验电路（Multisim） - 8 -四、实验步骤 - 9 -思考题： - 10 -实验三 竞争冒险电路仿真实验 - 12 -一实验目的 - 12 -二实验原理 - 12 -三实验电路 - 12 -四实验步骤 - 13 -思考题 - 16 -实验四 触发器电路仿真实验 - 18 -一实验目的 - 18 -二实验原理 - 18 -三

2、实验电路 - 19 -四实验步骤 - 20 -思考题 - 21 -实验五 计数器电路仿真实验 - 22 -一实验目的 - 22 -二实验原理 - 22 -三实验电路 - 23 -四实验步骤 - 24 -思考题 - 26 -实验六 任意N进制计数器电路仿真实验 - 28 -一实验目的 - 28 -二实验原理 - 28 -三实验电路 - 29 -四实验步骤 - 30 -思考题 - 30 -实验七 数字抢答器设计 - 33 -一设计任务与要求 - 33 -二预习要求 - 33 -三、设计原理与参考电路 - 33 -四、实验内容及方法 - 36 -五、实验报告 - 36 -六、思考题 - 36 -七、

3、心得与体会 - 36 -实验一 组合逻辑电路设计与分析1实验目的(1).学习掌握组合逻辑电路的特点；(2).利用逻辑转换仪对组合逻辑电路进行分析与设计。2.实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。根据电路确定功能，是分析组合逻辑电路的过程，一般按图1-1所示步骤进行分析。图1-1 组合逻辑电路的分析步骤根据要求求解电路，是设计组合逻辑电路的过程，一般按图1-2所示步骤进行设计。图1-2 组合逻辑电路的设计步骤逻辑转换仪是在Multism软件中常用的数字逻辑电路设计和分析的仪器，使用方便.简洁。3.实验电路及步骤（Multisim）

4、(1).利用逻辑转换仪对逻辑电路进行分析：按下图所示连接电路:图表 3 待分析的逻辑电路A经分析得到真值表和表达式：逻辑功能说明：在逻辑转换仪面板上单击按钮 (逻辑电路转换为真值表）和按钮 （由真值表导出化简表达式）后，得到上述真值表。观察真值表，我们发现当四个输入变量A、B、C、D中1的个数为奇数是，输出为0；当四个变量中的个数为偶数时，输出为1.该电路是一个四位输入信号的奇偶校验电路。(2).根据要求利用逻辑转换仪进行逻辑电路的设计。问题提出：有一火灾报警系统，设有烟感、温感、紫外线三种类型不同的火灾探测器。为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才产

5、生报警信号，试设计报警控制信号的电路 在逻辑转换仪面板上根据下列分析出真值表如下图所示：由于探测器发出的火灾探测信号也只有两种可能，一种是高端平（1），表示有火灾报警；一种是低电平（0），表示正常无火灾报警。因此，令A、B、C分别表示烟感、温感、紫外线三种探测器输出的信号，为报警控制电路的输入、令F为报警控制电路的输出。在逻辑转换仪面板上单击按钮（由真值表导出简化表达式）后得到下图所示的最简化表达式。（4）在上图的基础上单击（由逻辑表达式得到逻辑电路）后得到如下图所示的逻辑电路思考题1.设计一个4人表决电路。如果3人或3人以上同意，则通过；反之，则被否决。用与非门实现。记A、B、C、D四个变量

6、分别表示四个人，若同意输出1，反之输出0。在逻辑转换仪面板上分析出真值表如下图所示：化简逻辑表达式后并转化成与非门电路如下图所示： 利用逻辑转换仪对下图所示电路进行分析。得出真值表如下逻辑功能分析：当A、B不同时为1时（任意一个不为1或都不为1），输出为C非；当A、B同时为1时，输出为C。A B端作为控制信号控制输出与C的关系。实验二 编码器、译码器电路仿真实验一、实验要求（1）掌握编码器、编译器的工作原理。（2）常见的编码器、译码器的应用。二、实验原理我们知道数字信号不仅可以用来表示数，还可以用来表示各种指令和信息。所谓编码是指在选定的一系列二进制数码中，赋予每个二进制数码以固定含义。例如，

7、用二进制数码表示十六进制数叫做二十六进制编码。能完成编码功能的电路统称为编码器。74LS148D是常用的8线3线优先编码器，如图2-1所示。在8个输入线上可以同时出现几个有效输入信号，但只对其中优先权最高的一个有效输入信号进行编码。其中7端优先权最高，0端优先权最低，其他端的优先权按端脚号的递减吮顺序排列。E1为选通输入端，GS为优先标志端。该编码器输入、输出均为低电平有效。译码是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，给出相应的输出信号。能够完成译码功能的电路叫做译码器。74LS138D属于3线8线译码器，如图2-2所示，该译码器输入高电平有效，输出低电平有效。 图2-1

8、编码器74LS148D 图2-2译码器74LS138D8位信号输入端7端优先权最高 三个使能端 三路输入端0端优先权最低三、实验电路（Multisim）（1）8-3线有限编码器具体点路如图所示：利用9个单刀双掷开关（J0J8）切换8位信号输入端和选通输入端（E）输入的高低电平状态。利用5个探测器（x1x5）观察3为信号输出端、选通输出端、优先标志端输出信号的高低电平状态（探测器亮表示输出高电平“1”，灭表示输出低电平“0”）。图表 4 8-3线优先编码器仿真电路（2）38线译码器具体电路如下图所示，说明如下：利用3个单刀双掷开关（J1J3）切换二路输入端输入的高低电平状态。利用8个探测器（x0

9、x7）观察8路输出端输以信号的高低电平状态（探测器亮表示输出高电平“1”，灭表示输出低电平“0”）。使能端G1接高电平，G2A接低电平，G2B接低电平。图表 5 3-8线译码器仿真电路四、实验步骤（1）8-3线优先编码器实验步骤。 按图1所示连接电路。 切换9个单刀双掷开关（J0J8）进行仿真实验，将结果填入表格中。输入端中的“1”表示接高电平，“0”表示接低电平，“X”表示接高、低电平都可以。输出端中的“1”表示探测器亮，“0”表示探测器灭。该编码器输入、输出均为低电平有效。表格 1 8-3线优先编码器真值表（输入、输出端均为低电平有效）输入端输出端EY7Y6Y5Y4Y3Y2Y1Y0A2A1

10、A0GSE01XXXXXXXX11111011111111111100111111101110101111110X110110111110XX10111011110XXX1000101110XXXX011010110XXXXX01001010XXXXXX0010100XXXXXXX00001（2）3-8线译码器实验步骤。 按图2所示连接电路。 切换3个单刀双掷开关（J1-J3）进行仿真实验，得到下表所示结果。输入端中的“1”表示接到电平，“0”表示接低电平。输出端中的“1”表示探测器亮，“0”表示探测器灭。该译码器输入高电平有效，输出低电平有效。表格 2 3-8线译码器真值表（输入高电平有效，

11、输出低电平有效）输入端输出端G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y71000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110思考题：（1）利用两块8-3线优先编码器74LS148D设计16-4线优先编码电路，然后仿真验证16-4线优先编码器的逻辑功能。按图3连接电路验证功能正确与8-3线优先编码器的逻辑功能相仿。（真值表略）利用两块3-8线译码器74LS138D设计4-16线译码电路，然后仿真验证4-16线译

12、码的逻辑功能。验证功能与3-8线译码器相仿。实验三 竞争冒险电路仿真实验一实验目的（1）掌握组合逻辑电路产生竞争冒险的原因。（2）学会竞争冒险是否可能存在的判断方法。（3）了解常用消除竞争冒险的方法。二实验原理 在组合逻辑电路中，由于门电路存在传输延时时间和信号状态变化的速度不一致等原因，使信号的变化出现快慢的差异，这种现象叫竞争，竞争的结果是使输出端可能出现错误的信号，这种现象叫做冒险。所以有竞争不一定有冒险，有冒险一定存在竞争。 利用卡诺图可以判断组合逻辑电路是否可能村组啊竞争冒险现象，具体做法如下：根据逻辑函数的表达式，做出其卡诺图，若卡诺图中填1的格所形成的卡诺图有两个相邻的圈相切，则

13、该电路存在竞争冒险的可能性。既然电路存在竞争就可能产生冒险造成输出的错误动作，因此，必须杜绝竞争冒险现象的产生，常用的消除竞争冒险的方法有以下4种：加取样脉冲，消除竞争冒险，修改逻辑设计，增加冗余项；在输出端接滤波电容；加封锁脉冲等。三实验电路（1）0型冒险电路如图1所示，说明如下：该电路的逻辑功能为F=A+A=1，也就是说从逻辑功能上看不管信号如何变化，输出应该恒为1，但由于74LS05D非门电路的延迟，引起输出端在一小段时间内出现了不应该出现的低电平(负窄脉冲)，这种现象称为0型冒险。图-6 0型冒险电路 （2）1型冒险电路如图2所示，说明如下：该电路的逻辑功能为F=A，A=0,也就是说从

14、逻辑功能上看不管信号如何变化，输出应该恒为0.但由于74LS04D非门电路的岩石，引起输出端在一小段时间里出现了不应该出现的高电平（正窄脉冲），这种现象称为1型冒险。图表-7 1型冒险电路 多输入信号同时变化时产生的冒险电路，具体电路如图3所示，说明如下：该电路的逻辑功能为F=AB+AC，已知B=C=1，所以F=A+A,但是由于多输入型号的变化不同时引起该电路出现冒险的现象。图表8 多输入信号同时变化的冒险电路四实验步骤（1）0型冒险电路仿真步骤。a.按图1所示连接电路。b.进行实验仿真，记录仿真结果，说明现象。实验中模拟示波器显示如下图所示c.考虑如何消除该电路出现的0型冒险现象。（2）1型

15、冒险电路仿真实验步骤。a.按图2所示连接电路。b.进行仿真，记录仿真结果，说明现象。实验中模拟示波器显示如下图所示c.考虑如何消除该电路出现的1型冒险现象。（3）多输入信号同时变化时产生的冒险电路仿真实验步骤。按图3所示连接电路。利用卡诺图判断该电路存在竞争冒险的可能性（因为卡诺图中填1的格所形成的卡诺图有两个相邻的圈相切）。运行实验仿真，记录结果并说明现象。表格 3 逻辑电路所对应的卡诺图B CA000111100011010011实验中模拟示波器显示如下图所示为了小数竞争冒险现象，采用修改逻辑设计，增加冗余项BC,使原来逻辑表达式F=AB+AC变成F=AB+AC+BC，采用修改后电路如图4

16、所示，记录仿真结果。图表 9多输入信号同时变化时冒险消除电路仿真结果如下：思考题如图3-5所示电路是否存在竞争冒险现象，若存在如何消除？图表 10 思考题电路做出该电路所对应的卡诺图如下BCA000111100011010011因为卡诺图中填1的格所形成的卡诺图有两个相邻的圈相切，故可知电路存在竞争冒险的可能。由于电路的逻辑功能和实验步骤3相同故可以采用相同的措施消除竞争冒险。如下图所示实验四 触发器电路仿真实验一实验目的（1）掌握边沿触发器的逻辑功能（2）逻辑不同边沿触发器逻辑功能之间的相互切换。二实验原理触发器是构成时序电路的基本逻辑单元，具有记忆，存储二进制信息的功能。从逻辑功能上将触发

17、器分为RS、D、JK、T、T等几种类型，对于逻辑功能的描述有真值表，波形图，特征方程等几种方法。功能不同的触发器之间可以相互转换。边沿触发器是指只在CP上升沿或下贱沿到来时接受此刻的输入信号，进行状态转换，而其他时刻输入信号转台的变化对其没有影响的电路。集成触发器通常具有异步置位、复位功能。74LS74D是在一片芯片上包含两个完全独立边沿D触发器的集成电路，其逻辑符号与外引线注解见图1所示。对它的分析可分为一下三种情况：（1）无论CP、D为何值，只要1CLR=0，1PR=1，触发器置零；只要1LCR=1，1PR=0，触发器置1.（“”表示非）（2）当1CLR=1PR=0时为不允许转台。（3）当

18、1CLR=1PR=1且CP处于上升沿时，=D。74LS112D是在一片芯片上饱和两个完全独立边沿JK触发器的集成电路。对它的分析可分为以下三种情况：（1）无论CP、J、K为何值，只要1CLR=0，1PR=1，触发器置零；只要1CLR=1，1RP=0，触发器置1。（“”表示非）（2）当1CLR=1PR=0时为不允许状态。（3）当1CLR=1PR=1且CP处于下降沿时，=J+ 。图表 11 74LS74D 逻辑符号和引脚注解图表 12 74LS112D逻辑符号和引脚注解三实验电路（1）D触发器仿真电路如图3所示，说明如下： 利用单刀双掷开关J1、J2、J3、J4切换输入管脚的信号电平状态，利用探测

19、器X1观察输出管脚的信号电平状态。用示波器查看输出管脚的信号波形。JK触发器仿真电路如图4所示，说明如下：利用单刀双掷开关J1、J2、J3、J4、J5切换输入信号电平状态，利用探测器X1观察输出管脚的信号电平状态。用示波器查看输出管脚的信号波形。图表 13 D触发器仿真电路图表 14 JK触发器仿真电路四实验步骤D触发器仿真电路实验步骤。按图3所示连接电路进行仿真电路实验，利用开关来改变IPR、1D、1CP、CP的转台，观察输出端1Q的变化，将结果填入表1中并验证结果。输入端的“1”表示接高电平“0”表示接低电平，“X”表示接高、低电平都可以。输出端的“1”表示探测器亮，“0”表示探测器灭。表

20、格 4 边沿D触发器74LS74D真值表输入端现态次态CPCLRPRDX00X11X01X00X10X11111000111111（2）JK触发器仿真电路实验步骤。按图4所示连接电路。进行仿真电路实验，利用开关来改变1PR、1J、1K、1CP、CP的状态，观察输出端1Q的变化，将结果填入表2中并验证结果。输入端中的“1”，表示接高电平，“0”表示低电平，“X”表示接高、低电平都可以。输出端个的“1”表示探测器亮，“0”表示探测器灭。表格 5 JK触发器仿真电路实验步骤输入端现态次态CPCLRPRJKX00XX11X01XX00X10XX111110011111000011110X111101X

21、011111101111101思考题由于D触发器使用方便，JK出发去功能完善，怎样将JK触发器和D触发器分别转换为T触发器。将D触发器反向输出端接至输入端D，就构成了一个T触发器。仿真电路如下：（2）将JK触发器JK端接高电平，就构成了一个T触发器。仿真电路如下：实验五 计数器电路仿真实验一实验目的（1）了解条调数器的日常应用和分类。（2）熟悉集成计数器逻辑功能和其各控制端作用（3）掌握计数器使用方法。二实验原理 统计输入脉冲个数的过程为技术。能够完成技术工作的电路陈祚计数器。计数器的基本功能是统计叫脉冲的个数，即实现技术炒作，也可用于分频、定时、产生节拍脉冲等。计数器的种类很多、根据计数脉冲

22、引入方式的不同，将计数器分为同步计数器和异步计数器；根据技术过程中技术变化趋势，将计数器分为加法计数器、减法计数器、可逆计数器；根据计数器中计数长度的不同，可以将计数器分为二进制计数器和非二进制计数器（例如十进制、N进制）。 二进制计数器是构成其他各种计数器的基础。按照计数器中计数值的编码方式，用n表示二进制代码，N表示状态位，满足N=的计数器称作二进制计数器称作二进制计数器。74LS161D是常见的二进制加法同步计数器，其引脚说明如图1所示。 74LS191D是常见的二进制加/减同步计数器，其应缴说明如图2所示，其功能如表2所示 若一计数器的计数长度（模）为10，则该计数器称为计数器称为十进

23、制计数器。74LS62是常见的十进制加法同步计数器，其引脚说明如图3所示。其引脚和功能与74LS161D二进制加法同步计数器类似。 74LS192D是常见双时钟同步十进制加/减计数器，其引脚说明如图4所示。 图表 2 74LS161引脚注解 图表 1 74LS191D引脚注解 图表 3 74LS162D引脚注解 图表 4 74LS192D引脚注解表格 6 74LS161D功能表（表示“非”）输入输出CLRLOADENTENPCLKABCDQAQBQCQD0XXXXXXXX000010XX111111XXXX计数110XXXXXX保持11X0XXXXX保持表格 7 74LS191D功能表（表示“

24、非)输入输出LOADCTENU/DCLKABCDQAQBQCQD1011XXXX减法1001XXXX加法0XXX11XXXXXX保持三实验电路（1）74LS161D构成的二进制加法同步计数器，具体电路如图5所示，说明如下：图表 5 74LS161D构成的二进制加法同步计数器 该电路采用总线方式进行连接。 利用J1、J2、J3、J4四个单刀双掷开关可以切换74LS161D第7、10、9、1脚输入的高低电平转台。74LS161D第3、4、5、6脚（4位二进制数输入端）同时接高电平。74LS161D第15脚（进位输出端）接探测器X1。V1为时钟信号。利用逻辑分析仪观察四位二进制输出端（第11、12、

25、13、14脚）进位输出端（第15脚）和时钟信号端（第二脚）的波形。利用数码管U2显示计数器的计数情况（2）74LS191D构成的二进制加/减同步计数器，具体电路如图6所示，说明如下：利用J1、J2、J3、三个单刀双掷开关可以切换74LS191D第5、11、4脚输入的高低电平状态。74LS191D第1、9、10、15脚（4位二进制数输入端）同时接高电平。74LS161D时钟信号。最小变换时的标志信号（第12脚）和时钟信号端（第14脚）的波形。利用数码管U2显示计数器的技术情况。四实验步骤（1）74LS161D构成的二进制加法同步计数器仿真实验步骤。 按图5所示连接电路。 利用J1、J2、J3、J

26、4四个单刀双掷开关的切换74LS161D第1、7、9、10脚输入的高低电平状态，同时观察数码管U2的输出信号，验证表1给定的74LS161D功能是否与实验结果相吻合。 观察探测器X1，发现当该计数器满（计到数码管U2显示“F”）时，探测器X1两，表明进位输出端有进位输出且高电平有效。 逻辑分析仪观察的记过如图7所示，验证其结果是否与表1给定的74LS161D功能相吻合。改变时钟信号V1的幅度和频率，观察数码管和逻辑分析仪显示结果有何变化。 逻辑分析仪结果如下（2）74LS191D构成的二进制加、减同步计数器实验步骤。 按图6所示连接电路。利用J1、J2、J3三个单刀双掷开关切换74LS191D第4、5、11脚输入的高低电平状态，同时观察数码管U2的输出信号，验证表2给定的74LS191D功能是否与实验结果相吻合。观察探测器X1，发现当该计数器满（计到数码管U2显示“F”）时，探测器X1亮，表明进位输出端有进位输出且低电平有效。当该计数器从“F”计到“0”时，探测器X2亮，表明计数器发生最大与最小的变换且高电平有效。逻辑分析仪观察的结果如图8所示，验证其结果是否与表2给定的74LS191D功能先吻合。改变时钟信号V1的幅度和频率，观察是吗管和逻辑分析仪显示结果有何变化。 逻辑分析仪结果如下思考题（1）模仿图5 74LS161D构成的二进制加法同