基于51单片机的数字频率计毕业设计论文.docx

1、基于51单片机的数字频率计毕业设计论文基于51单片机的数字频率计毕业论文目 录第1节 引言 21.1 数字频率计概述21.2 频率测量仪的设计思路与频率的计算21.3 基本设计原理3第2节 数字频率计（低频）的硬件结构设计4 2.1系统硬件的构成42.2系统工作原理图42.3AT89C51单片机及其引脚说明 52.4信号调理及放大整形模块72.5时基信号产生电路72.6显示模块8第3节 软件设计123.1 定时计数 123.2 量程转换 123.3 BCD转换123.4 LCD显示12第4节 结束语 13参考文献 14附录 汇编源程序代码15第1节 引言本应用系统设计的目的是通过在“单片机原理

2、及应用”课堂上学习的知识，以及查阅资料，培养一种自学的能力。并且引导一种创新的思维，把学到的知识应用到日常生活当中。在设计的过程中，不断的学习，思考和同学间的相互讨论，运用科学的分析问题的方法解决遇到的困难，掌握单片机系统一般的开发流程，学会对常见问题的处理方法，积累设计系统的经验，充分发挥教学与实践的结合。全能提高个人系统开发的综合能力，开拓了思维，为今后能在相应工作岗位上的工作打下了坚实的基础。1.1数字频率计概述数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间

3、内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。 本数字频率计将采用定时、计数的方法测量频率，采用一个1602A LCD显示器动态显示6位数。测量范围从1Hz10kHz的正弦波、方波、三角波，时基宽度为1us,10us,100us,1ms。用单片机实现自动测量功能。基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量。1.2频率测量仪的设计思路与频率的计算图1 频率测量原理图 频率测量仪的设计思路主要是：对信号分频，测量一个或几个被测量信号

4、周期中已知标准频率信号的周期个数，进而测量出该信号频率的大小，其原理如右图1所示。若被测量信号的周期为，分频数m1，分频后信号的周期为T，则：T=m1Tx 。由图可知： T=NTo （注：To为标准信号的周期，所以T为分频后信号的周期，则可以算出被测量信号的频率f。）由于单片机系统的标准频率比较稳定，而是系统标准信号频率的误差，通常情况下很小；而系统的量化误差小于1，所以由式T=NTo可知，频率测量的误差主要取决于N值的大小，N值越大，误差越小，测量的精度越高。1.3 基本设计原理基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自

5、动的测量。所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确地等于1s。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数N是在1秒时间内的累计数，所以被测频率fx=NHz。第2节 数字频率计（低频）的硬件结构设计2.1 系统硬件

6、的构成 本频率计的数据采集系统主要元器件是单片机AT89C51，由它完成对待测信号频率的计数和结果显示等功能，外部还要有分频器、显示器等器件。可分为以下几个模块：放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD显示模块。各模块关系图如图2所示： 图2 数字频率计功能模块2.2 系统工作原理图 该系统工作的总原理图如图3所示：图3 数字频率计系统工作原理图2.3 AT89C51单片机及其引脚说明89C51是一种高性能低功耗的采用CMOS工艺制造的8位微控制器，它提供下列标准特征：4K字节的程序存储器，128字节的RAM,32条I/O线，2个16位定时器/计数器, 一个5中断源两

7、个优先级的中断结构，一个双工的串行口, 片上震荡器和时钟电路。引脚说明：VCC：电源电压GND:地P0口：P0口是一组8位漏极开路型双向I/O口，作为输出口用时，每个引脚能驱动8个TTL逻辑门电路。当对0端口写入1时，可以作为高阻抗输入端使用。当P0口访问外部程序存储器或数据存储器时，它还可设定成地址数据总线复用的形式。在这种模式下，P0口具有内部上拉电阻。在EPROM编程时，P0口接收指令字节，同时输出指令字节在程序校验时。程序校验时需要外接上拉电阻。P1口：P1口是一带有内部上拉电阻的8位双向I/O口。P1口的输出缓冲能接受或输出4个TTL逻辑门电路。当对P1口写1时，它们被内部的上拉电阻

8、拉升为高电平，此时可以作为输入端使用。当作为输入端使用时，P1口因为内部存在上拉电阻，所以当外部被拉低时会输出一个低电流（IIL）。P2口：P2是一带有内部上拉电阻的8位双向的I/O端口。P2口的输出缓冲能驱动4个TTL逻辑门电路。当向P2口写1时，通过内部上拉电阻把端口拉到高电平，此时可以用作输入口。作为输入口，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出电流（IIL）。P2口在访问外部程序存储器或16位地址的外部数据存储器（例如MOVX DPTR）时，P2口送出高8位地址数据。在这种情况下，P2口使用强大的内部上拉电阻功能当输出1时。当利用8位地址线访问外部数据存储器时（例MOVX

9、 R1）,P2口输出特殊功能寄存器的内容。当EPROM编程或校验时，P2口同时接收高8位地址和一些控制信号。P3口：P3是一带有内部上拉电阻的8位双向的I/O端口。P3口的输出缓冲能驱动4个TTL逻辑门电路。当向P3口写1时，通过内部上拉电阻把端口拉到高电平，此时可以用作输入口。作为输入口，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出电流（IIL）。P3口同时具有AT89C51的多种特殊功能，具体如下表1所示:端口引脚第二功能P3.0RXD (串行输入口)P3.1TXD（串行输出口）P3.2(外部中断0)P3.3（外部中断1）P3.4T0（定时器0）P3.5T1（定时器1）P3.6（外

10、部数据存储器写选通）P3.7（外部数据存储器都选通）表1 P3口的第二功能RST:复位输入。当振荡器工作时，RST引脚出现两个机器周期的高电平将使单片机复位。ALE/:当访问外部存储器时，地址锁存允许是一输出脉冲，用以锁存地址的低8位字节。当在Flash编程时还可以作为编程脉冲输出（）。一般情况下，ALE是以晶振频率的1/6输出，可以用作外部时钟或定时目的。但也要注意，每当访问外部数据存储器时将跳过一个ALE脉冲。：程序存储允许时外部程序存储器的读选通信号。当AT89C52执行外部程序存储器的指令时，每个机器周期两次有效，除了当访问外部数据存储器时，将跳过两个信号。/VPP:外部访问允许。为了

11、使单片机能够有效的传送外部数据存储器从0000H到FFFH单元的指令，必须同GND相连接。需要主要的是，如果加密位1被编程，复位时EA端会自动内部锁存。当执行内部编程指令时，应该接到VCC端。XTAL1：振荡器反相放大器以及内部时钟电路的输入端。XTAL2：振荡器反相放大器的输出端。在本次设计中，采用89C51作为CPU处理器，充分利用其硬件资源，结合D触发器CD4013，分频器CD4060，模拟转换开关CD4051，计数器74LS90等数字处理芯片，主要控制两大硬件模块，量程切换以及显示模块。下面还将详细说明。2.4 信号调理及放大整形模块 放大整形系统包括衰减器、跟随器、放大器、施密特触发

12、器。它将正弦输入信号Vx整形成同频率方波Vo,幅值过大的被测信号经过分压器分压送入后级放大器，以避免波形失真。由运算放大器构成的射级跟随器起阻抗变换作用，使输入阻抗提高。同相输入的运算放大器的放大倍数为（R1+R2）/R1，改变R1的大小可以改变放大倍数。系统的整形电路由施密特触发器组成，整形后的方波送到闸门以便计数。由于输入的信号幅度是不确定、可能很大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如下图4所示： 图42.5 时基信号

13、产生电路：CD4013-双上升沿D触发器 ，引脚及功能见如下图5：CD4013 由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据置位复位时钟输入和 Q及Q非输出。此器件可用作移位寄存器，且通过将Q非输出连接到数据输入，可用作计数器和触发器。在时钟上升沿触发时，加在D 输入端的逻辑电平传送到Q输出端。置位和复位或复位线上的高电平完成。 图5 CD4013芯片引脚用功能图 CD4060-14位二进制串行计数器，引脚及功能见如下图6： CD4060 由一震荡器和14极二进制串行计数器位组成，震荡器的结构可以是RC或晶振电路。CR为高电平时，计数器清零且振荡器使用无效，所有的计数器位均

14、为主从触发器 CP1非（和 CP0）的下降沿计数器以二进制进行计数，在时钟脉冲线上使用施密特触发器对时钟上升和下降时间无限制。 图6 CD4060芯片引脚用功能图时基信号的产生原理：本电路采用32768HZ晶体震荡器，利用CD4060芯片经过14级分频得到2HZ的信号（32768/214），在经过CD4013双D触发器经过二分频得到0.5HZ的方波，即输出秒脉冲信号使单片机进行计数。 图七 秒脉冲产生电路原理图2.6 显示模块1602基本技术：1）、主要功能A、 40通道点阵LCD 驱动;B、 可选择当作行驱动或列驱动;C、 输入/输出信号:输出,能产生202个LCD驱动波形;输入,接受控制器

15、送出的串行数据和控制信号,偏压(V1V6);D、 通过单片机控制将所测的频率信号读数显示出来。2）、技术参数2.1）极限参数表名 称符 号标 准 值单 位MINTYPEMAX电路电源VDD - VSS-0.37.0VLCD驱动电压VDD - VEEVDD - 13.5VDD + 0.3V输入电压VIN-0.3VDD + 0.3V静电电压-100V工作温度-20+70C储存温度-30+80C2.2） 电参数表名 称符 号测 试 条 件标 准 值单位MINTYPEMAX输入高电平VIH-2.2VDDV输入低电平VIL-0.30.6V输出高电平VOHIOH = 0.2mA2.4-V输出低电平VOLI

16、OL = 1.2mA-0.4V工作电流IDDVDD = 5.0V2.0mA液晶驱动电压VDD- VEETa = 0C4.9VTa = 25C4.7Ta = 50C4.53）、时序特性表项 目符 号测试条件标 准 值单位MINTYPEMAX允许时间周期TCYCE5.1a 5.1b1000ns允许脉冲宽度,高电平PWEH450-ns允许上升和下降时间tEr tEf-25ns地址建立时间tAS140-ns数据延迟时间tDDR-320ns数据建立时间tDSW195-ns数据保持时间tH10-nsDATA HOLD TIMEtDHR20-ns地址保持时间tAH10-ns4）、引脚和指令功能4.1）模块引

17、脚功能表引 线 号符 号名 称功 能1Vss接地0V2VDD电路电源5V10%3VEE液晶驱动电压保证VDD-VEE=4.55V电压差4RS寄存器选择信号H:数据寄存器 L:指令寄存器5R/W读/写信号H:读 L:写6E片选信号下降沿触发,锁存数据7|14DB0|DB7数据线数据传输4.2）寄存器选择功能表RSR/W操 作00指令寄存器(IR)写入01忙标志和地址计数器读出10数据寄存器(DR)写入11数据寄存器读出（注:忙标志为1时,表明正在进行内部操作,此时不能输入指令或数据,要等内部操作结束,即忙标志为0时。）4.3） 指令功能 格式:RS R/W DB7 DB6 DB5 DB4 DB3

18、 DB2 DB1 DB0共11种指令:清除,返回,输入方式设置,显示开关,控制,移位,功能设置,CGRAM地址设置,DDRAM地址设置,读忙标志,写数据到CG/DDRAM,读数据由CG/DDRAM。5）、显示位与DD RAM 地址的对应关系 显 示 位 序 号1 2 3 4 5 40 DD RAM 地 址(HEX)第 一 行00 01 02 03 04 . 27第 二 行40 41 42 43 44 . 676）、初始化方法用户所编的显示程序,开始必须进行初始化,否则模块无法正常显示,下面介绍两种初始化方法;6.1利用内部复位电路进行初始化下面指令是在初始化过程中执行的。(1) 清屏(DISP

19、LAY CLEAR);(2) 功能设置(FUNCTION SET);DL = 1: 8Bit 接口数据;N = 0: 1行显示; F = 0:57dot字形;(3) 显示开/关控制(DISPLAY ON/OFF CONTROL)D = 0: 显示关; C = 0: 光标关; B = 0: 消隐关(4) 输入方式设置(ENTRY MODE SET )I/D = 1:(增量): S = 0: 无移位:6.2） 软件复位 如果电路电源不能满足复位电路的要求的话,那么初始化就要用软件来实现,过程如下: 八位接口初始化流程图 VDD 上升到4.5V后等待15 电 源 开 RS R/W DB7 DB6 D

20、B5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 1 1 等待4.1ms RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 1 1 RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 1 1 等待100us RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 1 1 N F 检查忙标志或延时40us RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 1 0 检查忙标志或延时40us RS R/W DB7

21、DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 0 0 0 1检查忙标志或延时40 us RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 0 1 I/D S检查忙标志或延时1.64 初 始 化 结 束检查忙标志或延时40第3节 软件设计主要能过编写软件来控制硬件完成以下各模块的功能：3.1定时读数3.2量程转换3.3 BCD转换3.4LCD显示的功能单片机当C/T=1时为计数方式，多路开关与定时器的外部引脚连通，外部计数脉冲由引脚输入。当外部信号由1至0跳变时，计数器加1，此时T0成为外部事件的计数器。由于确

22、认一次由1至0的跳变要用24个振荡器周期，所以计数器的计数频率为单片机内部计数器频率的1/24。当CT=0时为定时方式，对单片机内部计数器进行m2分频后，计数器的实际计数频率为单片机内部频率凡的1/m2，当GATE=0时，反相器输出为1，或门输出为1，打开与门，使定时器的启动仅受TRO端信号电平的控制。在此种情况下，INT0引脚的电平变化对或门不起作用。TRO=1时接通控制开关，计数脉冲加到计数器上，每来一个计数脉冲，计数器加1，只有当TRO=0时，控制开关断开，计数器停止计数。当GATA=0时，若TRO=1，或门、与门全部打开，外部信号电平通过INTO引脚直接控制定时器的启动和关闭。输人高电

23、平时允许计数，否则停止计数。根据定时器的结构原理，若我们将GATE位、TR0均设为1，INT0端输人被测频率信号，当被测信号的高电平到来时，开始计数；当被测信号的低电平到来时，计数器停止计数，此时TL0、TH0的数据就是相应的N值。结 束 语数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，会被经常使用到。通过本次课程的设计，不但加深我对在课程上所学到的单片机理论知识的认识和理解，重新让自己认识到了这门学科的在应用方面的广阔前景，并且通过知识与应用于实践的结合更加丰富了自己

24、的知识。扩展了知识面，不但掌握了本专业的相关知识，而且对其他专业的知识也有所了解，而且较系统的掌握单片机应用系统的开发过程，因而自身的综合素质有了全面的提高 。经过这次一个较完整的产品设计和制作过程，对于认识到自己在知识方面存在的不足，明确今后的学习方向是非常有益的，为将来的的就业提前打了下坚实的基础。在设计过程中，得到了我的指导老师的悉心指导与帮助，还有其他老师和同学的大力支持和协助，在此一并表示衷心的感谢。参考文献1李光飞 ，楼苗然主编.51系列单片机.北京：北京航空航天大学出版社，20032黄正瑾编著.CPLD系统设计技术入门与应用. 北京: 电子工业出版社, 20023谢自美编著.电子

25、线路设计实验测试.华中理工大学出版社,20024陈永甫编著.电子电路智能化设计.实例与应用.北京：电子工业出版,2002.85康华光主编.电子技术 基础(第四版).北京：高等教育出版社，1999附录 汇编源程序代码 RS BIT P2.0 ;P3.4脚接RS端 RW BIT P2.1 ;P3.5脚接R_W端 E BIT P2.2 ;P3.3脚接E端 ORG 0000H LJMP MAIN ORG 002BH LJMP IT1MAIN: MOV P0,#01H ;清除屏幕 ACALL ENABLE MOV P0,#01H ;清除屏幕 ACALL ENABLE MOV P0,#01H ;清除屏幕

26、ACALL ENABLE MOV P0,#38H ;8位点阵方式 ACALL ENABLE MOV P0,#0cH ;开显示 ACALL ENABLE MOV P0,#06H ;移动光标 ACALL ENABLE MOV P0,#80H ;显示位置 ACALL ENABLE mov p0,#80h ;第一行的位置 call enable mov dptr,#date call write3 mov p0,#0c0h ;第二行的位置 call enable MOV SP,#7FH CLR CY mov r6,#00 mov r2,#00 MOV R3,#00 MOV TMOD,#15H MOV

27、TL0,#00H MOV TH0,#00H mov th1,#high(65536-50000) mov tl1,#low(65536-50000) ;setb ET1cha1: SETB TR1 ;LCALL XIANSHI SETB TR0 mov 27h,#00h CLR C MOV C,P1.6 MOV 27H.0,C CLR C MOV C,P1.7 MOV 27H.1,C mov a,27h ANL A,#03H MOV 17H,ACHA: JBC TF1,JINWEI ;益处进位 JMP CHAJINWEI:CLR TR1 mov th1,#high(65536-50000) mov tl1,#low(65536-50000) SETB TR1 INC R3 MOV A,R3 ;JNB P3.2,$ CJNE A,#20,CHA CLR TR0 CLR TR1 MOV R3,#00 MOV R2,TH0 MOV R6,TL0 lcall zhuan LCALL write1 MOV TL0,#00H MOV TH0,#00H jmp cha1ZHU