PCB设计规范.docx

资源描述

PCB设计规范.docx

《PCB设计规范.docx》由会员分享，可在线阅读，更多相关《PCB设计规范.docx（42页珍藏版）》请在冰豆网上搜索。

PCB设计规范.docx

PCB设计规范

MOONS’

电路板设计规范

（PrintCircuitBoardDesignRule）

版本：

变更履历表

版本

变更日期

变更内容

实施日期

备注

2009.8.19

修改3．19，按照设计检查及电路板发板检查清单，进行设计评审

2009.9.1

2009.8.19

增加6.9.17-6.9.19有关ICT测试方面的内容

2009.9.1

2014.3.25

修改3.2.2确定电路板的基本参数

2014.3.25

修改3.3建库流程描述

2012.1.1

2014.3.25

增加5.0增加柔性板设计标准

2014.3.25

修改5.1.3丝印文字高度

2010.1.1

2014.3.25

修改5.1.4最小敷铜距离

2010.1.1

2014.3.25

修改6.2.1单面板最小孔径

2013.10.1

2014.3.25

修改6.2.1单面板通孔焊盘最小环宽

2013.10.1

2014.3.25

增加6.2.8立式电解电容脚距

2014.3.25

修改6.3.7片式元器件波峰焊接最小封装

2010.1.1

2014.3.25

修改6.3.8贴片陶瓷电容布局规定

2010.1.1

2014.3.25

修改6.3.14波峰焊和回流焊工艺边宽度

2010.1.1

2014.3.25

增加6.3.27贴片元器件距板边距离

2010.1.1

2014.3.25

修改6.4.1铜箔距板边距离

2010.1.1

2014.3.25

增加6.4.5双面及多层板金属化孔的规定

2014.3.25

增加6.5.5过孔单面开窗的设计约束

2014.3.25

增加6.7.12灌胶板初次级间阻焊层设计

2012.10.1

2014.3.25

增加6.7.13灌胶板过孔阻焊层设计

2014.3.25

修改6.8.3V-CUT深度规定重新描述

2010.1.1

2014.3.25

增加6.10柔性电路板及软硬结合板的特别设计要求

2014.3.25

增加6.11采用选择性波峰焊工艺时的电路板设计特别要求

2014.3.25

变更8.引用/参考标准或资料

2014.3.25

2014.6.30

增加5.1.1上海鸣志认可板材一览表

2014.6.30

2014.7.9

增加6.12关于电路板上开槽的规定

2014.7.9

2014.7.22

增加6.4.6关于金属化孔最小环宽的规定

2014.7.22

2014.8.7

增加6.2.9禁止TO-220封装器件插到底的规定

2014.8.7

2014.8.25

增加6.2.10关于间距误差大的元器件引脚设计成长园形孔的规定。

2014.8.25

2015.5.5

修改6.8.3V-CUT深度精度

2015.5.5

增加6.13灌胶产品使用板材的规定

2015.5.5

2015.6.17

增加5.1.5内层铜箔厚度的规定

2015.6.17

2015.6.19

IPC-A-6012C替代IPC-A-6012B

IPC-A-600H替代IPC-A-600G

2015.6.19

2015.7.23

6.7.14拼板编号的规定

2015.7.23

2015.8.17

6.9.7-6.9.8测试点焊盘直径及中心间距

2015.8.17

2015.8.31

6.7.15-6.7.16保护接地标示及保险丝规格标示规定

2015.8.31

2015.10.13

5.1.1添加汕头超声GW1500和GW1700板材

2015.10.13

2015.10.14

6.7.15保护接地标示字符由PG变更为FG

2015.10.14

2015.11.12

6.6.2增加MARK点不对称设计的最小距离要求

2015.11.12

2016.1.29

6.7.17SOT-23封装加拖锡线的规定

2016.1.29

7.5初次级重叠布局时的多层板层间介质厚度及绝缘距离的规定

2016.1.29

电路板（PCB）设计规范

1.目的

规范产品的PCB设计，规定PCB工艺设计的相关参数，使得PCB的设计满足可生产性、可测试性、安规、EMC、EMI等的技术规范要求，在产品设计过程中构建产品的工艺、技术、质量、成本优势。

2.适用范围

本规范适用于所有电了产品的PCB设计，也可用PCB投板工艺审查、单板工艺审查等活动。

3.PCB设计流程

3．1LAYOUT的事前准备事项

3．1．1审查及理解原理图，

仔细审读原理图，理解电路的工作条件。

如模拟电路的工作频率，数字电路的工作速度等与布线要求相关的要素。

理解电路的基本功能、在系统中的作用等相关问题。

了解相关的设计约束条件。

在与原理图设计者充分交流的基础上，确认板上的关键网络，如电源、时钟、高速总线等，了解布线要求。

理解板上的高速，高压器件及其布线要求。

对原理图进行制图审查。

对不符合原理图制图规范的地方，要明确指出，并积极协助原理图设计者进行修改。

得到关键元器件的封装图

3．1．2同机构工程师沟通

了解产品的外观，PCB尺寸图，及相关设计约束条件

3．1．3同电装的工艺工程师及SMT工程师沟通

了解相关的制造能力及工艺水准

了解相关的设计约束条件

3．1．4同相关的电路板制造厂的技术工程师沟通

了解相关的制造能力及工艺水准

了解相关的设计约束条件

3.2确定所有约束条件及设计规格

3．2．1确定电路板尺寸，根据机构图纸设定安装尺寸及禁止布线，摆放区域。

3．2．2确定电路板的基本参数：

板层，叠层结构，板材，铜箔厚度，最小孔径，盲埋孔，最小线宽，最小线距，表面处理方式等。

灌胶类产品，为提高产品长期可靠性，选择板材时应慎用单面板设计方案。

3．2．3确定板子的加工工艺：

波峰焊，回流焊，波峰+回流焊，双面回流焊

3．2．4确定板子的插件形式：

手插，机插，全机贴，机贴+手插

3．2．5确定板子的拼板方案及工艺边

3．2．6确定板子是否需ICT测试

以上内容将直接关系到PCB设计。

3．3建元件库

将所有公司EDA集成库中没有的元件根据设计资料建立专属元件库,并交EDA集成库管理员输入EDA集成库中

3．4生成网络表

创建网络表的过程中，应根据原理图设计工具的特性，积极协助原理图设计者排除错误。

保证网络表的正确性和完整性。

3．5元器件调入

可用手动或自动方法将元器件全部调入。

3．6匹配网络表

将网表调入PCB设计软件中，直到全部匹配，没有报错为止。

如有，可以修改PCB元件库或原理图元件库，重新生成网表，直到完全匹配。

有了完全匹配的网表就可保证PCB设计中或设计结束时可用软件提供的设计工具进行DRC（设计规则检查）

3．7将各种设计规则及约束条件输入设计软件

3．8元器件预布局

3．9布线

3．10可选用自动布线方式观察在满足设计约束条件下的布通率，以便调整布局再次布线，在多次的布局-布线后选择一种最佳方案。

3．11检查所有有结构尺寸要求的元器件尺寸，锁定这些元器件。

锁定所有关键元器件。

3．12手工布线

锁定所有手动预布线。

3．13自动布线（视情况需要而定，通常自动布线没有全手动布线美观及符合设计规则）

在满足设计约束的条件下，修改布线参数，直到完全布通

3．14手动整理布线

3．15进行DRC检查

主要检查short-circuit，un-routednet，clearance

3．16对所有过孔及通孔焊盘加泪滴焊盘（TEARDROPS）

再次DRC检查，主要检查CLEARANCE

3．17对接地网络进行大面积覆铜

进行综合DRC检查

3．18调整字符位置，将在元器件下，焊盘及过孔上的字符移开。

用孔径编辑工具（holesizeedit）检查孔径，对不符合设计规则的点进行修改。

3．19按照：

设计检查及电路板发板检查清单，进行设计评审

3．20转换GERBER文件，填写PCB板申请单。

将文件发送给采购制板

3．21按PCB制图规范出图。

3．22将文件发送给项目工程师归档

4.PCB设计的基本准则

4.1布局

4．1．1了解原理图中的主零件，周边元件及线路走向。

根据结构设计的要求约束零件放置的区域和限高。

布局应满足:

总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分。

4．1．2依线路走向关系将零件放好。

根据单板的主信号流向规律安排主要元器件

4．1．3考虑零件与零件的关系，彼此接线越多，应尽可能排在一起，缩短彼此走线距离。

4．1．4主零件的附属零件必须放在附近，尤其是主IC的振荡回路，更必须放在IC旁边。

4．1．5考虑电气特性，如GND回路采用放射性形状连接。

4．1．6相同类型元件尽可能放在一起，以X,Y轴方向排列。

4．1．7零件摆放方向应尽可能一致，特别是有极性的元器件，可节省空间，减少错插，提高检验效率及SMT机器运作时间。

4．1．8属于同一组回路的元器件必须排在一起，成一方块形状。

使用同一种电源的器件尽量放在一起,以便于将来的电源分隔

4．2元件排列

元器件在电路板上的排列恰当与否，关系到以后的组装，维修的难易度，也影响生产成本及效率。

4．2．1如板上有较多发热元件时应考虑散热效果，元器件需同发热的散热器及功率晶体管隔开一定的距离，不得接触放置。

竖放的板子应将发热元件放在板的最上面，双面放器件时底层不得放器件。

4．2．2为电路表现出最好的效能，元件相互间的信号线越短越好，可降低阻抗，减少电感量。

4．2．3元件排列方向以实体和波峰焊方向成垂直，因为它跟焊点好坏，放置元件的效率有密切关系。

4．2．4用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。

串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。

匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。

4．3布线

4．3．1布线优先次序

关键信号线优先：

电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线。

密度优先原则：

从单板上连接关系最复杂的器件着手布线。

从单板上连线最密集的区域开始布线。

尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。

必要时应采取手工优先布线、屏蔽和加大安全间距等方法。

保证信号质量。

4．3．2电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。

耦合电容直接加于IC的电源及地PIN旁

4．3．3铜箔宽度必须要能承受信号所需的最大电流，尤其是VCC及GND线必须设计较宽

线宽的设计标准见：

IPC-2221A印制板设计通用标准，第35页

4．3．4有阻抗控制要求的网络应布置在阻抗控制层上

4．4EMI抑制方法：

4．4．1接地线尽可能保持越短越好

4．4．2线宽最好为长度的1/5

4．4．3如PCB为双层板时则保持电源和接地线尽可能靠近些，空间回路面积可因此而减小。

4．4．4电源和逻辑线路的接地回路必须分开

4．4．5高电流必须有单独的接地回路

4．4．6保持线径越粗越好

4．4．7降低电流

4．4．8降低频率

4．4．9导线避免锐角及45度角走法，必须呈弧角。

4．5模拟电路设计所牵涉的重要问题：

4．5．1电路板上与数字电路接地点分隔，数字和模拟部分分开放置。

4．5．2在多层板设计中，接地面积越大越好，以减低电压和把模拟信号掩蔽起来

4．5．3把敏感度低的模拟信号与高速时钟和驱动电路分隔开来。

4．5．4高频电路的线迹必须经过特别布置，甚至加上屏蔽以符合电磁干扰及射频干扰的管制要求。

4．5．5初级电源供应电路的引入端须有足够的分隔。

4．5．6如果电源的输出负极接地，输出负极独立，与保护地一点接地，一般不通过外壳传输电流。

4．5．7回路走线避免来回缠绕。

4．6高速PCB设计准则

4．6．1定义和分割平面层

在高速数字电路设计中，电源与地层应尽量靠在一起，中间不安排布线。

所有布线层都尽量靠近一平面层，优选地平面为走线隔离层。

为了减少层间信号的电磁干扰，相邻布线层的信号线走向应取垂直方向。

可以根据需要设计1--2个阻抗控制层，如果需要更多的阻抗控制层需要与PCB产家协商。

阻抗控制层要按要求标注清楚。

将单板上有阻抗控制要求的网络布线分布在阻抗控制层上。

平面层一般用于电路的电源和地层（参考层），由于电路中可能用到不同的电源和地层，需要对电源层和地层进行分隔，其分隔宽度要考虑不同电源之间的电位差，电位差大于12V时，分隔宽度为50mil，反之，可选20--25mil。

平面分隔要考虑高速信号回流路径的完整性。

当由于高速信号的回流路径遭到破坏时，应当在其他布线层给予补尝。

例如可用接地的铜箔将该信号网络包围，以提供信号的地回路。

4．6．2地线回路规则（环路最小规则）：

即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。

针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。

4．6．3窜扰控制

串扰（CrossTalk）是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。

如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。

现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。

解决这个问题有一些基本原则：

如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。

工作频率在50MHz布线长度应不大于1.5英寸。

如果工作频率达到或超过75MHz布线长度应在1英寸。

对于GaAs芯片最大的布线长度应为0.3英寸。

如果超过这个标准，就存在传输线的问题。

克服串扰的主要措施是：

加大平行布线的间距，遵循3W规则。

在平行线间插入接地的隔离线。

减小布线层与地平面的距离。

4．6．4屏蔽保护

对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号。

对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。

4．6．5走线的方向控制规则：

即相邻层的走线方向成正交结构。

避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。

4．6．6走线的开环检查规则：

一般不允许出现一端浮空的布线（DanglingLine）,

主要是为了避免产生"天线效应"，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。

4．6．7阻抗匹配检查规则：

同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。

在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。

4．6．8走线终结网络规则：

在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。

A.对于点对点（一个输出对应一个输入）连接，可以选择始端串联匹配或终端并联匹配。

前者结构简单，成本低，但延迟较大。

后者匹配效果好，但结构复杂，成本较高。

B.对于点对多点（一个输出对应多个输出）连接，当网络的拓朴结构为菊花链时，应选择终端并联匹配。

当网络为星型结构时，可以参考点对点结构。

星形和菊花链为两种基本的拓扑结构,其他结构可看成基本结构的变形,可采取一些灵活措施进行匹配。

在实际操作中要兼顾成本、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制在可接受的范围即可。

4．6．9走线闭环检查规则：

防止信号线在不同层间形成自环。

在多层板设计中容易发生此类问题，自环将引起辐射干扰。

4．6．10走线的分枝长度控制规则：

尽量控制分枝的长度，一般的要求是Tdelay<=Trise/20。

4．6．11走线的谐振规则：

主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。

4．6．12走线长度控制规则：

即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。

对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。

4．6．13倒角规则：

PCB设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好。

4．6．14器件去藕规则：

A.在印制版上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定。

在多层板中，对去藕电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。

B.在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线结构设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。

C.在高速电路设计中，能否正确地使用去藕电容，关系到整个板的稳定性。

4．6．15器件布局分区/分层规则：

A.主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。

通常将高频的部分布设在接口部分以减少布线长度，当然，这样的布局仍然要考虑到低频信号可能受到的干扰。

同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。

B.对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。

4．6．16孤立铜区控制规则：

孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。

在实际的制作中，PCB厂家将一些板的空置部分增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。

4．6．17电源与地线层的完整性规则：

对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。

4．6．18重叠电源与地线层规则：

不同电源层在空间上要避免重叠。

主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。

4．6．193W规则：

为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。

如要达到98%的电场不互相干扰，可使用10W的间距。

4．6．2020H规则：

由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。

称为边沿效应。

解决的办法是将电源层内缩，使得电场只在接地层的范围内传导。

以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地层边沿内；内缩100H则可以将98%的电场限制在内。

4．6．21五---五规则：

印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。

5．和PCB板厂相关的设计规范及标准

请参阅如下文件：

IPC-6011印制板通用性能规范

IPC-6012C刚性印制板通用性能规范

IPC-6013C柔性印制板的鉴定及性能规范

IPC-2221A印制板设计通用标准

IPC-2222刚性有机印制板设计分标准

IPC-2223B柔性电路板设计规范

5.1.1确定PCB使用板材以及TG值，例如FR—4、铝基板、陶瓷基板、纸芯板等。

上海鸣志认可板材一览表：

材料名称

阻燃等级

型号

板材制造商

UL认证号

水印

FR-1

94V-0

CCP-3400

长春树脂

E108591（S）

94V-0

KB-3150/3151

KINGBOARD建滔

E123995（S）

94V-0

KH-111F

日滔化工

E167840

CEM-1

94V-0

KB-5150

KINGBOARD建滔

E123995（S）

94V-0

CEM-1-87

NANYA南亚

E98983（S）

94V-0

CCP-508

长春树脂

E108591（S）

CEM-3

94V-0

CCP-308

长春树脂

E108591（S）

94V-0

CEM-3-92

长春树脂

E98983（S）

94V-0

KB-7150

KINGBOARD建滔

E123995（S）

FR-4

94V-0

KB-6150/6160

KINGBOARD建滔

E123995（S）

94V-0

FR-4-86

NANYA南亚

E98983（S）

94V-0

S1141

SHENGYI生益

E109769

94V-0

GA-150-LL

GRACE（宏仁）

展开阅读全文