整理复习内容12.docx
《整理复习内容12.docx》由会员分享，可在线阅读，更多相关《整理复习内容12.docx（23页珍藏版）》请在冰豆网上搜索。
整理复习内容12
复习
第一章
1.计算机系统的组成
软件系统
硬件系统：
五大部件；总线
冯·诺依曼思想
现代计算机的结构
2.总线：
概念、特点、分类、结构
3.计算机系统的层次结构
4.软件与硬件的关系
5.计算机系统的性能指标
6.计算机系统的分类
重点：
计算机系统的组成的概念；各部件的作用；冯·诺依曼思想；计算机系统的层次结构的概念；软件与硬件逻辑上等效的概念。
出题形式：
填空、选择、判断、简答
试题分析：
1.计算机硬件系统采用总线结构的主要优点在于便于实现结构的积木化，同时（①）。
①减少了信息传输线的条数②提高了信息传输的速度
③减少了信息的传输量④加重了CPU的工作量
2.冯·诺依曼思想的核心是计算机软件、硬件在逻辑功能上等效。
×
第二章
1.数制及数制转换
2.带符号数的表示：
原码、反码、补码、移码以及各种码制与真值之间的转换
3.定点数的表示格式和数据表示范围
浮点数的表示格式和数据表示范围、浮点数的规格化数、原码／补码的规格化规则
4.IEEE754标准浮点数的表示格式（32位单精度）、与真值之间的转换规则
5.非数值符号的表示：
字符的ASCII码、字符串的存放方法；汉字编码的关系、汉字字库的容量计算
6.十进制数串的表示：
BCD码、压缩的十进制数串
7.奇偶校验码、海明校验码、循环校验码的编码方法和校验方法；海明校验码码长的计算公式、各种校验码的检错和纠错能力；校验码的检错、纠错能力与码距的关系
重点：
原码、反码、补码、移码以及各种码制与真值之间的转换方法；浮点数的规格化数、最大、最小数的表示；IEEE754标准浮点数的表示格式与真值之间的转换；校验码的检错、纠错能力与码距的关系、海明校验码码长的计算公式、循环校验码的编码方法和校验方法、生成多项式的特点及对生成多项式的要求。
出题形式：
填空、选择、判断、计算★
试题分析：
1.移码表示法主要用于（②）。
①进行两个操作数的加减运算②表示浮点数的阶码
③进行两个操作数的乘除运算④表示浮点数的尾数
2．阶码和尾数的位数各自反映了浮点数的什么特性?
答：
阶码的位数决定了浮点数表示的数据范围；尾数的位数决定了浮点数表示的数据精度。
3.已知某机的浮点数格式如下：
0
18
931
数符
阶码
尾数
其中：
阶码采用移码表示，尾数采用补码表示，基值均为2。
（1）写出该浮点数格式的规格化最小正数十六进制机器数形式及其对应的十进制真值。
（2）设该浮点数的十六进制机器数是44480000H，其对应的十进制真值是多少？
（3）若44480000H为IEEE754单精度格式浮点数的十六进制表示，则对应的十进制真值是多少？
（提示：
IEEE754单精度浮点数阶码采用移127码，尾数采用原码表示且小数点前隐含一个1）。
答：
（1）规格化最小正数十六进制机器数形式：
00000000010000000000000000000000＝00400000H
对应的十进制真值：
2－1×2－128＝2－129
（2）144
44480000H＝01000100010010000000000000000000＝＋（2－1＋2－4）×2＋8＝0.5625×2＋8＝144
（3）800
44480000H＝01000100010010000000000000000000
指数＝（10001000）2－127＝136－127＝9
尾数＝（1.10010000000000000000000）2＝1＋0.5625＝1.5625
对应的十进制真值为：
1.5625×29＝800
第三章
1.定点补码加减运算规则、溢出判断方法、定点补码加减运算的逻辑电路、算术逻辑运算部件的工作原理
2.一位原码、补码的乘法运算规则以及乘法运算的硬件逻辑电路的结构和工作原理
3.一位原码/补码不恢复余数除法运算规则、布斯除法运算规则以及除法运算的硬件逻辑电路的结构和工作原理
4.实现快速乘除法运算的基本方法：
两位原码／补码乘法规则，阵列乘／除法器的实现；
5.浮点四则运算的方法和步骤
加减运算：
求阶差、对阶、尾数加减、结果规格化、尾数的舍入规则
乘除运算：
阶码加减、尾数乘除、结果规格化、尾数的舍入规则
6.逻辑运算、各类移位的规则
重点：
定点补码加减运算、溢出判断方法；一位原码、补码的乘法运算及硬件逻辑电路的结构；阵列乘法器的实现；一位布斯除法的运算规则及除法运算的硬件逻辑电路；浮点四则运算的方法和步骤；移位计算。
出题形式：
填空、选择、判断、计算★（结合定点加减乘除算法，进行浮点四则运算）
试题分析：
1.设机器字长为8位，[x]补＝1.0101100，[y]补＝0.1000110，则[x]补－[y]补运算的结果是（③）。
①10.1000110②0.1000110③负溢出，出错④正溢出，出错
2.在变址寻址中，设变址寄存器中的内容为2000H，指令中的地址部分的值为B9H，采用补码表示，则操作数的有效地址为20B9H。
×
3.图1是实现补码一位乘法的部分逻辑结构图。
（1）根据补码一位乘法的运算规则，写出图1中P1、P2处控制逻辑表达式；
（2）已知x＝0.1011，y＝－0.1101，利用补码一位乘法计算[x×y]补。
说明采用此逻辑电路进行补码定点小数乘法时，寄存器A、B、C的作用；在本运算过程中，A、B、C的初值和终值分别是什么。
（4）如果要提高计算机执行乘法的速度，可以采用哪些措施？
（列举两项措施）
图1
答：
⑴
⑵[x×y]补＝1.01110001，x×y＝－0.10001111
解：
x＝0.1011，y＝－0.1101，[x]补＝00.1011，[y]补＝1.0011，[－x]补＝11.0101
部分积乘数ynyn+1说明
00.00001.00110初始部分积Z0＝0，附加位yn+1＝0
＋11.0101∵ynyn+1＝10，∴＋[－x]补；
11.0101
11.1010110011部分积与乘数同时右移一位；
＋00.0000∵ynyn+1＝11，∴＋0；
11.1010
11.1101011001部分积与乘数同时右移一位；
＋00.1011∵ynyn+1＝01，∴＋[x]补；
00.1000
00.0100001100部分积与乘数同时右移一位；
＋00.0000∵ynyn+1＝00，∴＋0；
00.0100
00.0010000110部分积与乘数同时右移一位；
＋11.0101∵ynyn+1＝10，∴＋[－x]补；
11.01110001最后一次只运算、不移位。
得：
[x×y]补＝1.01110001，x×y＝－0.10001111。
⑶寄存器A用于存放乘积和部分积高位部分，寄存器B用于存放被乘数，寄存器C用于存放乘数和部分积低位部分。
寄存器A：
初值为00000；终值为10111。
寄存器B：
初值为01011，终值为01011
寄存器C：
初值为10011；终值为0001
⑷要提高计算机执行乘法的速度可采用的方法有：
①两位乘法；②阵列乘法器
第四章
1.存储器的基本组成：
存储体、读写控制、地址寄存及译码电路、数据寄存器，
2.存储系统的层次结构，程序局部性原理
3.主存与CPU之间数据传送的控制方式：
同步控制、异步控制
4.主存的主要性能指标：
容量、速度（存取时间TA、存取周期TM、带宽的计算方法）、价格
5.半导体存储器的存储原理
SRAM、DRAM的存储原理；DRAM的刷新方式、如何计算DRAM的刷新周期
6.存储器与CPU的连接：
芯片数的计算、地址、数据、控制线的连接、片选信号的产生、地址范围的确定（字扩展、位扩展）；当需要多种字长访存时的各种地址和片选信号的实现（涉及数据的整数边界问题）
7.辅助存储器
磁表面存储器的存储原理、各种记录方式的特点、各种记录方式的评价标准（自同步能力、编码效率）
磁盘的常用技术指标：
容量、平均存取时间、数据传输率的计算
8.存储体系中单体多字并行存储器、多体交叉存储器的概念
重点：
存储器的基本组成；DRAM的刷新；存储器与CPU的连接；Cache的地址映象；多体交叉存储器。
出题形式：
填空、选择、判断、问答、设计★（存储器与CPU的连接，多种字长访存时的各种地址和片选信号的实现）
试题分析：
1.动态半导体存贮器的刷新一般有（A）、（B）和（C）三种方式。
A集中式刷新B分散式刷新C异步式刷新
2.在计算机的存储体系中，为了提高速度，在CPU和主存之间采用了（A），用于存放当前最活跃的程序和数据，其理论根据是（B）原理。
ACacheB.程序的局部性原理
3.某磁盘存贮器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230毫米，每个记录面共有275道。
问：
（1）磁盘存贮器的容量是多少？
（2）最高位密度与最低位密度是多少？
（3）磁盘数据传输率是多少？
（4）平均旋转等待时间是多少？
答：
（1）275×12288×4＝13516800字节＝12.89MB
（2）最高位密度：
12288×8/（230×3.14）=136.12位/mm
最大磁道的直径：
275/5×2+230＝340mm
最低位密度：
12288×8/（340×3.14）=92.08位/mm
（3）3000/60×12288＝614400字节/秒＝600kBps
（4）60/（3000×2）＝0.01s＝10ms
5.某机采用单总线结构，CPU可寻址的最大存储空间为64KB，数据总线宽度为8位，存储器按字节编址。
采用访存请求信号
（低电平有效）和读写控制信号
（高电平为读，低电平为写）同时控制存储器的读和写。
系统当前使用的存储器容量为32KB。
其中：
ROM为16KB，采用容量为8K×8bit的ROM芯片，地址范围为0000H～3FFFH。
RAM为16KB，采用容量为8K×8bit的RAM芯片，地址范围为C000H～FFFFH。
（1）组成该机的存储器各需多少片ROM和RAM芯片？
（2）画出CPU与存储器之间的逻辑连接图。
（要注明使用的是什么芯片和门电路）
答：
:
（1）需要2块ROM芯片，2块RAM芯片
（2）
第五章
1．指令的格式、指令中地址的格式、操作码的编码方式
根据操作码和地址码计算指令的条数
2．寻址方式
各种寻址方式中有效地址的计算方法
3．指令类型
完备的指令系统应具有的基本指令类型，各种指令的实现过程。
4．CISC和RISC系统的设计风格的特点
重点：
指令格式；寻址方式；CISC和RISC系统的设计风格的特点。
出题形式：
填空、选择、判断、问答、设计★（指令格式设计；寻址方式分析）
试题分析：
1.以下四种类型指令中，执行时间最长的是（③）。
①RR型指令②RS型指令③SS型④停机指令
2.指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现（④）。
①堆栈寻址②运算型指令③传送指令的寻址④程序的条件转移或无条件转移
3．一个较完善的指令系统中，按功能分应包含：
（A）指令、（B）指令、移位指令、堆栈操作指令、字符串处理指令、程序控制指令，输入／输出指令以及系统控制类指令。
数据传送指令算术逻辑运算指令
4.在变址寻址中，设变址寄存器中的内容为2000H，指令中的地址部分的值为B9H，采用补码表示，则操作数的有效地址为20B9H。
×
5.某计算机含有二地址RR型，RS型指令，其结构如下所示：
6位4位4位1位2位16位
OP
源寄存器
目标寄存器
I
X
D（偏移量）
其中源寄存器，目标寄存器都是通用寄存器，I为间接寻址标志位，X为寻址模式字段。
D为偏移量字段.通过I，X，D的组合，可构成一个操作数的寻址方式，其有效地址E的算法及有关说明列于下表:
寻址方式
I
X
有效地址E算法
说明
（1）
0
00
E=D
D为偏移量
（2）
0
01
指令地址=（PC）+D
PC为程序计数器
（3）
0
10
E=（Rx）+D
Rx为变址寄存器
（4）
1
11
E=（R）
R为通用寄存器
（5）
1
00
E=（D）
（6）
0
11
E=（Rb）+D
Rb为基址寄存器
（1）请写出表中6种寻址方式名称。
（2）若D采用补码表示，则其表示的数据范围是多少？
答：
（1）表中6种寻址方式名称为：
①直接寻址②PC相对寻址③变址寻址
④寄存器间接寻址⑤一级间接寻址⑥基址寻址
（2）当D采用补码表示时，其表示的数据范围是：
－215～＋215－1
第六章
1．控制器的功能
2．指令的执行步骤
3．控制器组成部件：
PC、IR、ID、操作信号形成部件等
4．控制器的组成方式：
组合逻辑方式、微程序方式
5．控制器的控制方式：
同步控制、异步控制、联合控制
控制器的时序：
指令周期、机器周期、节拍、脉冲
6．CPU的结构、CPU中的基本寄存器
7．数据通路及指令流程分析
根据指令功能和CPU的数据通路结构写出指令流程、控制信号序列及一个指令周期的的访存次数
8．组合逻辑控制器的组成方式
9．微程序控制器
微程序控制基本概念：
微命令、微操作、微指令、微程序、微周期、控制存储器
微程序控制器的组成方式
微指令的编译方式（微指令格式的设计方法）：
直接控制法、最短编码法、字段直接编码法
微程序的顺序控制方式：
初始微地址的形成方式；后继微地址的形成方式：
增量方式、断定方式
微指令的执行方式：
串行/并行执行方式
微程序设计方法：
水平性微指令、垂直型微指令
10．指令的执行方式：
顺序方式、重叠方式、流水方式
11．流水线的分类：
操作部件级、指令级和处理机级；单功能流水线和多功能流水线；静态流水线和动态流水线；线性流水线和非线性流水线
12．线性流水线的性能：
流水线时空图，线性流水线的吞吐率、效率和加速比的计算。
重点：
控制器组成及组成方式；CPU中各寄存器的作用；指令流程分析；微指令的编译方式；微地址的形成方式；指令的执行方式；流水线的分类；线性流水线的性能；流水线的相关。
出题形式：
填空、选择、判断、问答、设计★（指令流程分析；微指令格式设计）
试题分析：
1.运算器虽然是由许多部件组成的，但其核心部件是（②）。
①数据总线②算术逻辑运算单元③多路开关④累加器
2.以下叙述中正确描述的句子是：
（①）。
①同一个CPU周期中，可以并行执行的微操作叫相容性微操作
②同一个CPU周期中，不可以并行执行的微操作叫相容性微操作
③同一个CPU周期中，可以并行执行的微操作叫相斥性微操作
④上述说法都不正确
3.CPU中用于存放当前正在执行的指令并为译码部件提供信息的部件是（A）。
A.指令寄存器
4.微程序设计的实质是用（A）的思想方法来组织操作控制逻辑，用规整的（B）代替繁杂的组合逻辑。
A程序设计的思想B.存储逻辑
5.流水线处理技术遇到转移指令时，会产生数据相关问题。
×
6.微程序和其它机器语言程序一样都存放在主存中供CPU调用。
×
7.图2给出了一个双总线结构模型机的CPU组成框图。
信息传送方向如图所示。
图中“○”为控制门，用于控制寄存器与总线之间的接通。
主存单元和寄存器的位宽都是16位，且主存按16位编址。
ALU可以完成的功能为：
F＝A，F＝B，F＝A＋B，F＝A－B，F＝A＋1，F＝A－1等。
（1）写出执行子程序中的返回指令RTS（指令长16位）的指令流程和控制信号序列。
（注：
读写主存时，需发出读（Read）或写（Write）信号，堆栈采用自底向上结构，且转子指令只将PC的值压栈，返回指令须对堆栈实施操作）
（2）执行返回指令RTS共需访问存储器多少次？
图2
答：
（1）指令流程控制信号序列
①取指令：
（PC）→MARPC→B，F＝B，F→MAR，F→Y，Read
（Y）＋1→PCF＝A＋1，F→PC
（MDR）→IRMDR→B，F＝B，F→IR
②取回返回地址：
（SP）→MAR,（SP）→YSP→B，F＝B，F→MAR，F→Y，Read
（Y）＋1→SPF＝A＋1，F→SP
③返回地址送PC：
（MDR）→PCMDR→B，F=BF→PC
（2）访存两次
8．假设某计算机的运算器框图如图3所示，其中ALU为16位的加法器（高电平工作），SA、SB为16位锁存器，分别受LDSA和LDSB控制选通，4个通用寄存器由D触发器组成，Q端输出。
其读写控制如下表所示：
读控制写控制
R
RA0
RA1
选择
W
WA0
WA1
选择
1
1
1
1
0
0
0
1
1
x
0
1
0
1
x
读R0
读R1
读R2
读R3
不读出
1
1
1
1
0
0
0
1
1
x
0
1
0
1
x
写R0
写R1
写R2
写R3
不写入
图3
请解答：
（1）微程序字段直接编码法的划分原则是什么？
（2）请按字段直接编码法设计微指令的格式。
（只考虑控制字段）
（3）请写出完成（R0）－（R1）→R0运算的微命令序列。
答：
（1）微程序字段直接编码法的划分原则是：
①把互斥的微命令（即不允许同时出现的微命令）划分在同一字段内，相容的（即允许同时出现）微命令划分在不同字段内。
②字段的划分应与数据通路结构相适应。
③一般每个子字段应留出一个状态，表示本字段不发任何微命令。
④每个子字段所定义的微命令数不宜太多，否则将使微命令译码复杂。
（2）
3位
3位
1位
2位
2位
1位
读控制
写控制
LDSA
LDSB/RESET
LDALU/LD
C0
（3）
疾病成本法和人力资本法是用于估算环境变化造成的健康损失成本的主要方法，或者说是通过评价反映在人体健康上的环境价值的方法。
R=1,RA0=0,RA1=0,LDSA
（2）疾病成本法与人力资本法R=1,RA0=0,RA1=1,LDSB
大纲要求LD
C0=1
4.将环境影响价值纳入项目的经济分析W=1,WA0=0,WA1=1
（三）规划环境影响评价的公众参与第七章
1.
2.
（二）建设项目环境影响评价的工作等级总线的分类
3.
4.本章中环境影响评价制度，2010年的真题中全部集中在环境影响评价这一节。
环境保护的对象，环境影响评价制度，环境影响评价文件的组成、文件的报批等是历年考试的热点。
总线的性能：
带宽、宽度、时钟频率、负载能力
5.
6.（3）生产、储存烟花爆竹的建设项目；总线上的设备分类：
总线主设备和总线从设备；总线源设备和总线目的设备；
7.总线仲裁的方法：
集中仲裁和分布仲裁；并行仲裁和串行仲裁；集中式总线控制器的仲裁方式
8.总线的数据传输类型
②既包括天然的自然环境，也包括人工改造后的自然环境。
重点：
第一节 环境影响评价总线上的设备分类；总线仲裁的方法。
出题形式：
填空、选择、判断、问答
1．计算机硬件系统采用总线结构的主要优点在于便于实现结构的积木化，同时（①）。
①减少了信息传输线的条数②提高了信息传输的速度
③减少了信息的传输量④加重了CPU的工作量
第八章
1.外设的分类、作用、特点
2.主机与外设间的传送格式：
并行传送、串行传送
3.主机控制外设的四个层次
4.键盘的工作原理
5.CRT、液晶显示器的工作原理，CRT、液晶显示器的性能指标。
6.打印机分类，激光打印机的工作过程
重点：
硬件扫描和软件扫描键盘的工作原理；显示器的工作原理（CRT、液晶）；激光打印机的工作原理。
出题形式：
填空、选择、判断、问答
试题分析：
1.计算机的外围设备是指（④）。
①显示器
②外存储器
③远程通信设备
④除了CPU和内存以外的其它设备
2.液晶显示器是利用外加电信号，使屏幕上的发光器件发光而进行显示的。
×
3．激光打印机利用利用静电转印的原理实现打印的。
√
第九章
1．主机与外设的连接方式
2．接口的功能、组成、分类
3．I/O的寻址方式
4．I/O信息的传送方式
5．中断的功能和工作过程
中断请求、中断响应的条件，中断屏蔽、中断禁止、中断判优的条件，中断响应过程，向量中断的实现过程
6．DMA的功能和工作过程
DMAC的组成
DMA传送方式：
CPU暂停方式、周期挪用方式、交替访存方式
DMA控制方式下的数据传送过程：
DMA预处理、数据交换操作、DMA后处理
DMA与中断的比较
7．I/O通道控制方式的基本概念
8．通道的类型：
字节多路通道、选择通道、数组多路通道
9．I/O通道的工作原理
重点：
接口的功能；中断的功能和工作过程；DMA的功能和工作过程。
出题形式：
填空、选择、判断、问答、设计★（中断的相关内容）
试题分析：
1.CPU响应中断请求的条件之一是（③）。
①当前微指令执行结束②当前机器周期结束
③当前指令执行结束④当前DMA处理结束
2.在下述I/O控制方式中，主要由程序实现的是（④）。
①专用I/O处理机②通道控制方式
③DMA控制方式④程序中断方式
3.中断向量地址是（③）。
①子程序入口地址②中断服务程序入口地址
中断服务程序入口地址的指示器④中断返回地址
4.CPU响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器PC内容，而不是由软件完成，主要是为了（A）。
1.DMA传送是直接依靠（B）实现的，可用于外设与内存之间的快速数据直传。
A正确保护断点B硬件
5.CPU在执行程序过程中接到DMA请求后，必须尽快地在一条指令执行完毕后给予响应。
×
6.通道I/O程序的运行是由CPU控制的。
×
7.请阐述DMA的三种传送方式的工作原理。
答：
（1）CPU停机方式
用CPU停机方式实现DMA传送时，CPU停止工作，让出对总线的控制权，而由DMAC接管总线，进行数据传送。
数据传送结束后，再将总线交还给CPU。
（2）周期挪用（周期窃取）方式
当I/O设备无DMA传送请求时，CPU正常访问主存。
当I/O设备需要使用总线传送数据时，产生DMA请求，DMAC把总线请求发给CPU。
CPU让出一个总线周期给DMA控制器（也称DMA控制器“挪用”一个
升级会员 