简易彩灯控制电路.docx
《简易彩灯控制电路.docx》由会员分享，可在线阅读，更多相关《简易彩灯控制电路.docx（16页珍藏版）》请在冰豆网上搜索。
简易彩灯控制电路
电子技术课程设计
—简易彩灯控制电路
目录
一．设计任务与要求――――――――――――――－（3）
二．总体方案――――――――――――――――――（3）
三．选择器件――――――――――――――――――（6）
四．功能模块――――――――――――――――――（12）
五．总体设计电路―――――――――――――――（15）
六．设计心得体会――――――――――――――――（17）
简易彩灯控制电路
1、任务和要求
1、设计任务
设计一电路控制彩灯实现以下几种循环显示，安装调试电路、验证功能。
花型
（一）：
四个灯为一组，两组均从两边向中间亮起，在从两边向中间灭掉。
花型
（二）：
四个灯为一组，两组均从右向左亮起，在从右向左灭掉。
花型（三）四个灯为一组，两组均从左向右亮起，在从左向右灭掉。
花型（四）：
四个灯为一组，两组均从中间向两边亮起，在从中间向两边灭掉。
2、基本要求
（1）进一步掌握数字电路课程所学的理论知识。
（2）熟悉几种常用集成数字芯片，并掌握其工作原理。
（3）解数字系统设计的基本思想和方法，学会科学分析和解决问题。
（4）会合理布线和调配，布线完成后会用万用表等工具来查找错误。
（5）培养认真严谨的工作作风和实事求是的工作态度。
（6）根据题目设计电路,写出设计报告。
二、总体方案
拿到题目，通过分析问题和初步的整体思考，设计出如下方案：
整体功能的实现需要以下三个模块来实现：
时钟信号的产生,花型的控制,花型的演示模块。
总体框图如图1所示：
花型演示
花型控制
时钟信号
图1
1、时钟信号
由555定时器构成的多谐振荡器；
由于555定时器内部的比较器灵敏度高，输出驱动电流大，功能灵活，而且采用差分电路形式，它的振荡频率受电源电压和温度的影响很小。
所以由555定时器构成的多谐振荡器的振荡频率稳定，不易受干扰。
脉冲发生器由NE555与R1，R2，C1，C2组成的多谐振荡器组成,它是为花型控制器提供脉冲的。
2、花型控制
花型的控制功能由两个74ls161（四位二进制同步计数器）。
用两个161来作为记数模块，其中一片161作为低位,当其计数满进位时,产生脉冲使高位161开始计数,完成这一功能只需将低位161的进位端接在高位的使能端,便能将两块片子级联起来.
3、花型演示
花型控制电路可利用两片74LS194移存器作为彩灯控制器，这是本设计的难点跟关键，控制电路为移存器工作方式控制电路。
我设计的是四种八节拍的花型演示，因而并没有实现两个74ls194的级联，因为没有16节拍的花型，两个194间并不需要级联。
工作方式控制电路产生移存器所需的各种控制信号。
由于控制信号的选择与花型变换有关，本次设计花型变换如下：
花型
（一）：
四个灯为一组，两组均向中间亮起，在从两边向中间灭掉。
花型
（二）：
四个灯为一组，两组均从右向左亮起，在从右向左灭掉。
花型（三）：
四个灯为一组，两组均从左向右亮起，在从左向右灭掉。
花型（四）：
四个灯为一组，两组均从中间向两边亮起，在从中间向两边灭掉。
移存器输出状态编码表如表1所示：
表1
序号
花型
（一）
花型
（二）
花型（三）
花型（四）
1
10000001
00010001
10001000
00011000
2
11000011
00110011
11001100
00111100
3
11100111
01110111
11101110
01111110
4
11111111
11111111
11111111
11111111
5
01111110
11101110
01110111
11100111
6
00111100
11001100
00110011
11000011
7
00011000
10001000
00010001
10000001
8
00000000
00000000
00000000
00000000
其真值表如下表2所示：
表2
序号
第一片194
第二片194
S0
S1
S0
S1
花型
（1）
0
1
1
0
花型
（2）
1
0
1
0
花型（3）
0
1
0
1
花型（4）
1
0
0
1
用两个161来作为记数模块，其中一片161作为低位,当其计数满进位时,产生脉冲使高位161开始计数,完成这一功能只需将低位161的进位端接在高位的使能端,便能将两块片子级联起来.当高位片子的Q1位位1时,将其反向接在两片器件的置数端,由此来实现花型演示电路和花型控制电路模块。
三、器件选择
由于彩灯路数较少，花型要求不多，故采用一位寄存器型彩灯控制电路。
用两片74LS161计数器作为状态控制，接着用两片74LS194进行移位。
器件清单如下表3所示：
表3
器件
个数
器件
个数
555定时器
1
74LS04
2
74LS194
2
发光二极管
8
74LS161
2
电容0.01微法
1
电阻
4
电容4.7微法
1
主要元器件介绍如下：
1.555时基电路
图2555时基电路的电路结构和引脚图
图2为555时基电路的电路结构和8脚双列直插式的引脚图，由图可知555电路由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器5个部分组成。
它的各个引脚功能如下：
1脚：
GND（或Vss）外接电源负端VSS或接地，一般情况下接地。
8脚：
VCC（或VDD）外接电源VCC，双极型时基电路VCC的范围是4.5～16V，CMOS型时基电路VCC的范围为3～18V。
一般用5V。
3脚：
OUT（或Vo）输出端。
2脚：
TR低触发端。
6脚：
TH高触发端。
4脚：
R是直接清零端。
当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：
CO（或VC）为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
7脚：
D放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
电阻分压器由三个5kΩ的等值电阻串联而成。
电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。
比较器由两个结构相同的集成运放C1、C2组成。
高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。
基本RS触发器的输出状态受比较器C1、C2的输出端控制。
在1脚接地，5脚未外接电压，两个比较器C1、C2基准电压分别为2/3Vcc，1/3Vcc的情况下，555时基电路的功能表如表4所示：
表4555时基电路的功能表
2.74LS161四位二进制同步计数器
74LS161是常用的4位二进制同步计数器，在数字电路以及单片机系统中由非常广泛的应用.
74LS161管脚图如下所示：
74LS161功能表如表5所示：
表574LS161功能表
RDLD
CTTCTPCP
D3D2D1D0
Q3Q2Q1Q0
L×
×××
××××
LLLL
HL
××↑
d3d2d1d0
d3d2d1d0
HH
L××
××××
保持
HH
×L×
××××
保持
HH
HH↑
××××
计数
从表中可以知道74LS161在
为低电平时实现异步复位（清零
）功能，即复位不需要时钟信号。
在复位端高电平条件下，预置端
为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态Q3Q2Q1Q0等于并行输入预置数D3D2D1D0。
在复位和预置端都为无效电平时，两计数使能端输入使能信号，CTTCTP=1，74161实现模16加法计数功能，
；两计数使能端输入禁止信号，CTTCTP=0，集成计数器实现状态保持功能，
。
在
时，进位输出端CO=1。
74160是TTL集成BCD计数器，它与74161有相同的管脚分布和功能表，但74160按BCD码实现模10加法计数，且
时，CO=1。
3.74LS194移位寄存器
一个触发器能存储一位二进制数，n位二进制数则需n个触发器来存储。
当n位数据同时出现时称为并行数据，而n位数据按时间先后一位一位出现时称为串行数据。
串行数据需要一个时钟信号来分辨每一个数据位。
用n个触发器组成的n位移位寄存器可以用来寄存n位串行数据，可以实现串行数据到並行数据的转换，也可实现並行数据到串行数据的转换。
移位寄存器通过组合电路组成的反馈电路能实现不同的计数功能，例如，环形计数器和扭环计数器等。
在寄存器中存储的数据由低位向高位移动一位时，即数据右移，例如二进数0011向高位移动一位变成0110，二进制数由3变为6。
同理，数据由高位向低位移动称为左移，左移一位，数据相当于除2。
因此移位寄存器有左移寄存器和右移寄存器之分。
也有可逆移位寄存器，即在控制信号作用下，既可实行右移，也可实行左移。
TTL集成移位寄存器74194是四位双向移位寄存器，具有并行寄存，左移寄存，右移寄存和保持四种工作模式，由M1M0端信号确定74194的工作模式。
为低电平有效的清零端，DSR为右移串行输入端，DSL为左移串行输入端，D3D2D1D0为并行输入端。
如图3（a）方框符号、（b）管脚图所示：
图3（a）方框符号（b）管脚图
74LS194的功能表如下表5所示
表574LS194功能表
CR
M1M0
DSLDSR
CP
D3D2D1D0
Q3Q2Q1Q0
0
××
××
×
××××
0000
1
××
××
×
××××
Q3Q2Q1Q0
1
11
××
↑
ABCD
ABCD
1
10
1×
↑
××××
Q2Q1Q01
1
10
0×
↑
××××
Q2Q1Q00
1
01
×1
↑
××××
1Q3Q2Q1
1
01
×0
↑
××××
0Q3Q2Q1
1
00
××
×
××××
Q3Q2Q1Q0
由上表可以知道，74194在
端为低电平时具有异步清零功能。
条件下，M1M0=00时，寄存器实现保持（数据）功能；图2（b）中QA作为寄存器高位输出，即QAQBQCQD=Q3Q2Q1Q0，M1M0=01时，寄存器实现右移功能，CP作用下，数据由高位向低位移动，右移输入端DSR数据移入Q3；M1M0=10时，寄存器实现左移功能，CP作用下，数据由低位向高位移动，左移输入端DSL数据移入Q0；M1M0=11时，寄存器实现并行输入（预置）功能，并行输入数据D3D2D1D0=ABCD寄存到Q端，时钟上跳后Q3Q2Q1Q0=D3D2D1D0=ABCD。
四、功能模块
1．基本CP脉冲发生电路
由于555定时器内部的比较器灵敏度高，输出驱动电流大，功能灵活，而且采用差分电路形式，它的振荡频率受电源电压和温度的影响很小。
所以由555定时器构成的多谐振荡器的振荡频率稳定，不易受干扰。
具体电路如图4所示：
图4
555cp脉冲波形图如图5所示：
图5555cp脉冲波形图
2．花型控制电路
花型的控制功能由两个74ls161（四位二进制同步计数器）。
用两个161来作为记数模块，其中一片161作为低位,当其计数满进位时,产生脉冲使高位161开始计数,完成这一功能只需将低位161的进位端接在高位的使能端,便能将两块片子级联起来.具体电路如图6所示：
图6
计数器Q0、Q1、Q2、Q3、Q4输出波形分别为图7、8、9、10、11所示：
图7Q0输出波形
图8Q1输出波形
图9Q2输出波形
图10Q3输出波形
图11Q4输出波形
3．花型演示电路
用两片74ls194实现，我设计的是四种八节拍的花型演示，因而并没有实现两个74ls194的级联，因为没有16节拍的花型，两个194间并不需要级联。
具体电路如图12所示：
图12
五、总体电路图
cp脉冲用555实现，要满足移存器控制端的条件，可用两个74LS161计数器（软件中只有163，故画图时用163代替161）。
花型控制用两片194移位寄存器实现，总电路图如图13所示：
图13
六．设计心得体会
（1）调试过程中遇到的问题
1、一开始接触到这个题目，觉得无从下手，任何头绪都没有。
但通过老师的启发我对这个课题有了初步的认识。
接下来通过查资料和同学的帮助我有了初步设计思路。
2、电路设计与软件设计是有很多相似之处的。
比如分阶段，坚持进行阶段评审，模块化等。
我这次没有把面包板完全拆掉重连一次，也得益于我有软件设计的思想，我是设计完全好并且通过仿真测试后才动手连电路的。
3、线路布局。
一开始接时没注意这个问题接了两个模块后线已经绕的十分复杂了，只好拆了重新进行合理布局。
这样做以后线路整齐，板子美观。
4、芯片的选择。
一开始用的方案一，需要11个芯片。
为了简化电路，选择了方案二。
可如果直接按S1、S2的表达式连接需要一个08与门和一个32或门，但都只用了一次。
可如果改用00与非门只需一个，从而减少了芯片数目。
5、基本CP脉冲的产生。
由于开始不知道电解质电容有正负极，产生不了CP脉冲，请教老师后将两极对调，产生了CP脉冲。
6、按模块检查。
虽然仿真正确，可实际连线时还有可能板子或者芯片本身有问题，所以应该连好一个模块就检测，发现问题及时更换板子和芯片。
7、插线要细心。
接通电源后我发现到花型三时连接第二片194输出端的二极管没有花型变化。
检查了好几遍电路都没有发现问题，后来让同学帮忙才发现给第二片194的置数端D接地时却将线插到了旁边的SL的孔里，从而导致左移补充端一直接低电平，而上一个状态又是全零，所以输出端一直是低电平，二极管自然没变化。
所以，由于板子上的孔很多，插线时一定要细心，不要把相邻孔的线插错，尤其在连线较多时。
8、限流电阻。
限流电阻不能太大，否则部分二极管可能就无法工作，这个问题是在仿真过程中发现的。
（2）分析总结
通过这两周的数字电路逻辑设计实习，我学会了很多东西。
首先，使我进一步熟悉数字电路课程的知识，并将其实际应用，并且掌握了几种常用芯片的工作原理，熟记他们的真值表。
更深刻地了解了74LS161，555振荡器等芯片的使用，主要是管角的连接。
了解一般科学实验的基本步骤，学会用科学精神去处理实际问题，初步培养了科学严谨的工作作风和实事求是的工作态度。
其次，电路的调试是一个十分重要的环节。
大部分电路图接好后都不会一次性成功，都会或多或少的存在一些问题，毕竟理论和实际是有差距的。
这时就要调试电路，首先应该根据错误初步估计出错的地方和原因，是线路连接错误还是芯片或板子本身是坏的，当然还有别的原因，然后有针对性的检查电路，对错误进行改正。
这里有必要说明一点，电路本身存在一个安全稳定性问题,所以在面包板上接线时，尽量用一根导线将输出和输入接通，因为导线中间每断一次都是电路的一个安全隐患。
再次，与同学和老师的交流让我获益匪浅。
比如开始对实验的无从下手，面包板使用的模糊，以及后来设计和连线过程中遇到的很多细节上的问题，经过老师的指导和同学的帮助，都成功的的解决并取得了很好的效果。
在帮同学检查电路错误的过程中我也获得了很多排查电路错误的理论方法和实际经验。
另外，通过这次实习我的动手能力提高了很多。
以前只注重了理论学习，没有关注实践，也没有这样的机会，所以动手能力一直很差。
比如在此之前的两次数电实验，我总是很快设计出了电路，可接下来的连线总是得不到理论得到的结果。
有一次别的同学按我的电路图都连线成功了可我还没有成功，这充分体现出了理论和实际的脱节。
而这次实习，弥补了我这个弱势，提高了我的动手能力，增加了自信。
最后，特别感谢这次试验的指导老师和帮助过我的同学！
升级会员 