DDRDDR2DDR3Simple.docx

DDRDDR2DDR3Simple.docx

《DDRDDR2DDR3Simple.docx》由会员分享，可在线阅读，更多相关《DDRDDR2DDR3Simple.docx（9页珍藏版）》请在冰豆网上搜索。

DDRDDR2DDR3Simple

業界正式存貯器規格都是由JEDEC--JointElectroniocDeviceEngineeringCouncil制定，這包括了DDR及DDR2，在規格中DDR官方最高速度為DDR400，而DDR400後的速度則交由DDR2接捧，但由於DDR的制程進步，DDR的速度已經完全超越了官方的估計，故此現時更出現了超高速的DDR550，但卻是非官方規格。

JEDEC已認定DDR2為未來主流系統存貯器，為未來高速系統匯排流作好準備，而且更得到Intel、AMD、VIA、nVidia、SiS、Samsung、Hynix、Elpida、Infineone等半導體巨頭的支持。

雖然名字上只差毫釐，但DDR2和DDR2卻是完全不相容的，DDR2介面為240Pins比DDR的184Pin長，而且電壓亦比DDR的2.5v更低，只有1.8v而在同時脈下比DDR低一半的功耗，這些都是DDR2存貯器的優點，而缺點則是DDR的推遲值比較高，在同時脈下效能較低。

不單在規格上不相容，其實DDR和DDR2在技術上有得大分別。

我們用的存貯器是通過不停充電及放電的動作記錄資料的，上代SDRAM存貯器的核心時脈就相等於傳送速度，而每一個Mhz只會有傳送1Bit的資料，採用1BitPrefetch。

故此SDRAM100Mhz的頻寬為100Mbps。

但隨著系統內部元件速度提高，對存貯器速度的要求增加，單純提高存貯器時脈已經不能應付需求，幸好及時發展出DDR技術。

DDR與SDRAM的分別在於傳統SDRAM只能於充電那一刻存取資料，故此每一下充電放電的動作，只能讀寫一次，而DDR卻把技術提高至在充電及放電時都能存取資料，故此每Mhz有兩次存取動作，故此DDR會比SDRAM在同一時脈下效能提高一倍，而100Mhz的DDR卻可達至200Mbps存取速度，由於每一個Mhz都要有二次的資料存取，故此DDR每一Mhz會傳送2Bit，稱為2BitPrefetch，而DDR顆粒時脈每提高1Mhz，所得的效果是SDRAM的兩倍。

而DDR2則是承繼DDR並作出改良，同樣能在每一筆充電放電時都能存取，但DDR2卻改良了I/OBuffer部份，以往存貯器顆粒的時脈相等于I/OBuffer的時脈，但DDR2的I/OBuffer會被提高至卻存貯器核心時脈的一倍，而DDR2存貯器會在每一個Mhz傳送4Bit的資料給I/OBuffer，比DDR每筆傳送2Bit多一倍，故此在同一存貯器核心時脈下，DDR2的存貯器會比DDR速度快一倍，這技術稱為4BitPrefetch。

DDR2未來提高速度的空間會比DDR強，因為每提高1MhzDRAM的時脈，所得到的效果卻是傳統SDRAM的四倍。

不過我們經常提及DDR2的時脈是ClockFrequency，而不是DRAMCoreFrequency，故此DDR2533的時脈還是266Mhz。

那麼為什麼DDR2的速度可以如此高呢？

這主要是由於晶片使用了新的技術和特徵，改進了資料信號的集成度，使得有能力運作在更快速的時鐘速度。

這些技術包括了“On-DieTermination＂和“Off-ChipDriverCalibration＂，當然還有很多其他的新技術，比如DDR2有更大的4-bit預取，增強的寄存器，還可憐地增加了延遲的時間。

On-DieTermination或者ODT，意味著MountTerminationRegister（裝載終端電晶體），已經從主板的本身轉移到了DRAM晶片上面。

這樣，可以通過控制在傳輸路徑中的反射噪音，從而改進信號的完整性，並且由於更好地處理好了終端電晶體的放置和佈線，系統的設計也更加簡單了。

  Off-ChipDriverCalibration或者OCD，是一些I/O驅動電阻，它可以通過調整電壓而平衡Pull-up/Pull-down電阻。

通過最少DQ-DQS畸變，改進了信號的完整性，並且通過控制overshoot和undershoot，還有通過I/O驅動電壓校驗，改進信號的品質。

DDR2採用的新技術：

   除了以上所說的區別外，DDR2還引入了三項新的技術，它們是OCD、ODT和PostCAS。

   OCD（Off-ChipDriver）：

也就是所謂的離線驅動調整，DDRII通過OCD可以提高信號的完整性。

DDRII通過調整上拉（pull-up）/下拉（pull-down）的電阻值使兩者電壓相等。

使用OCD通過減少DQ-DQS的傾斜來提高信號的完整性；通過控制電壓來提高信號品質。

   ODT：

ODT是內建核心的終結電阻器。

我們知道使用DDRSDRAM的主板上面為了防止資料線終端反射信號需要大量的終結電阻。

它大大增加了主板的製造成本。

實際上，不同的記憶體模組對終結電路的要求是不一樣的，終結電阻的大小決定了資料線的信號比和反射率，終結電阻小則資料線信號反射低但是信噪比也較低；終結電阻高，則資料線的信噪比高，但是信號反射也會增加。

因此主板上的終結電阻並不能非常好的匹配記憶體模組，還會在一定程度上影響信號品質。

DDR2可以根據自已的特點內建合適的終結電阻，這樣可以保證最佳的信號波形。

使用DDR2不但可以降低主板成本，還得到了最佳的信號品質，這是DDR不能比擬的。

   PostCAS：

它是為了提高DDRII記憶體的利用效率而設定的。

在PostCAS操作中，CAS信號（讀寫/命令）能夠被插到RAS信號後面的一個時鐘週期，CAS命令可以在附加延遲（AdditiveLatency）後面保持有效。

原來的tRCD（RAS到CAS和延遲）被AL（AdditiveLatency）所取代，AL可以在0，1，2，3，4中進行設置。

由於CAS信號放在了RAS信號後面一個時鐘週期，因此ACT和CAS信號永遠也不會產生碰撞衝突。

DDR2與DDR的區別：

1、延遲問題：

   從上表可以看出，在同等核心頻率下，DDR2的實際工作頻率是DDR的兩倍。

這得益於DDR2記憶體擁有兩倍於標準DDR記憶體的4BIT預讀取能力。

換句話說，雖然DDR2和DDR一樣，都採用了在時鐘的上升延和下降延同時進行資料傳輸的基本方式，但DDR2擁有兩倍於DDR的預讀取系統命令資料的能力。

也就是說，在同樣100MHz的工作頻率下，DDR的實際頻率為200MHz，而DDR2則可以達到400MHz。

   這樣也就出現了另一個問題：

在同等工作頻率的DDR和DDR2記憶體中，後者的記憶體延時要慢於前者。

舉例來說，DDR200和DDR2-400具有相同的延遲，而後者具有高一倍的帶寬。

實際上，DDR2-400和DDR400具有相同的帶寬，它們都是3.2GB/s，但是DDR400的核心工作頻率是200MHz，而DDR2-400的核心工作頻率是100MHz，也就是說DDR2-400的延遲要高於DDR400。

2、封裝和發熱量：

   DDR2記憶體技術最大的突破點其實不在於用戶們所認為的兩倍於DDR的傳輸能力，而是在採用更低發熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標準DDR的400MHZ限制。

   DDR記憶體通常採用TSOP晶片封裝形式，這種封裝形式可以很好的工作在200MHz上，當頻率更高時，它過長的管腳就會產生很高的阻抗和寄生電容，這會影響它的穩定性和頻率提升的難度。

這也就是DDR的核心頻率很難突破275MHZ的原因。

而DDR2記憶體均採用FBGA封裝形式。

不同于目前廣泛應用的TSOP封裝形式，FBGA封裝提供了更好的電氣性能與散熱性，為DDR2記憶體的穩定工作與未來頻率的發展提供了良好的保障。

   DDR2記憶體採用1.8V電壓，相對於DDR標準的2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發熱量，這一點的變化是意義重大的。

DDR3

DDR3顯存可以看作是DDR2的改進版，二者有很多相同之處，例如採用1.8V標準電壓、主要採用144Pin球形針腳的FBGA封裝方式。

不過DDR3核心有所改進：

DDR3顯存採用0.11微米生產工藝，耗電量較DDR2明顯降低。

此外，DDR3顯存採用了“PseudoOpenDrain＂介面技術，只要電壓合適，顯示晶片可直接支援DDR3顯存。

當然，顯存顆粒較長的延遲時間（CASlatency）一直是高頻率顯存的一大通病，DDR3也不例外，DDR3的CASlatency為5/6/7/8，相比之下DDR2為3/4/5。

客觀地說，DDR3相對於DDR2在技術上並無突飛猛進的進步，但DDR3的性能優勢仍比較明顯：

（1）功耗和發熱量較小：

吸取了DDR2的教訓，在控制成本的基礎上減小了能耗和發熱量，使得DDR3更易於被用戶和廠家接受。

（2）工作頻率更高：

由於能耗降低，DDR3可實現更高的工作頻率，在一定程度彌補了延遲時間較長的缺點，同時還可作為顯卡的賣點之一，這在搭配DDR3顯存的顯卡上已有所表現。

　　（3）降低顯卡整體成本：

DDR2顯存顆粒規格多為4MX32bit，搭配中高端顯卡常用的128MB顯存便需8顆。

而DDR3顯存規格多為8MX32bit，單顆顆粒容量較大，4顆即可構成128MB顯存。

如此一來，顯卡PCB面積可減小，成本得以有效控制，此外，顆粒數減少後，顯存功耗也能進一步降低。

　　（4）通用性好：

相對於DDR變更到DDR2，DDR3對DDR2的相容性更好。

由於針腳、封裝等關鍵特性不變，搭配DDR2的顯示核心和公版設計的顯卡稍加修改便能採用DDR3顯存，這對廠商降低成本大有好處。

　　目前，DDR3顯存在新出的大多數中高端顯卡上得到了廣泛的應用。

DDR3，革命性的進步（除了CL週期）

　　1.突發長度（BurstLength，BL）

　　由於DDR3的預取為8bit，所以突發傳輸週期（BurstLength，BL）也固定為8，而對於DDR2和早期的DDR架構系統，BL=4也是常用的，DDR3為此增加了一個4bitBurstChop（突發突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的資料突發傳輸，屆時可通過A12位址線來控制這一突發模式。

而且需要指出的是，任何突發中斷操作都將在DDR3記憶體中予以禁止，且不予支持，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。

 　　2.定址時序（Timing）

　　就像DDR2從DDR轉變而來後延遲週期數增加一樣，DDR3的CL週期也將比DDR2有所提高。

DDR2的CL範圍一般在2～5之間，而DDR3則在5～11之間，且附加延遲（AL）的設計也有所變化。

DDR2時AL的範圍是0～4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。

另外，DDR3還新增加了一個時序參數——寫入延遲（CWD），這一參數將根據具體的工作頻率而定。

 　　3.DDR3新增的重置（Reset）功能

   　　重置是DDR3新增的一項重要功能，並為此專門準備了一個引腳。

DRAM業界很早以前就要求增加這一功能，如今終於在DDR3上實現了。

這一引腳將使DDR3的初始化處理變得簡單。

當Reset命令有效時，DDR3記憶體將停止所有操作，並切換至最少量活動狀態，以節約電力。

　　在Reset期間，DDR3記憶體將關閉內在的大部分功能，所有資料接收與發送器都將關閉，所有內部的程式裝置將重定，DLL（延遲鎖相環路）與時鐘電路將停止工作，而且不理睬資料匯流排上的任何動靜。

這樣一來，將使DDR3達到最節省電力的目的。

 　　4.DDR3新增ZQ校準功能

   　　ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。

這個引腳通過一個命令集，通過片上校準引擎（On-DieCalibrationEngine，ODCE）來自動校驗資料輸出驅動器導通電阻與ODT的終結電阻值。

當系統發出這一指令後，將用相應的時鐘週期（在加電與初始化之後用512個時鐘週期，在退出自刷新操作後用256個時鐘週期、在其他情況下用64個時鐘週期）對導通電阻和ODT電阻進行重新校準。

 　　5.參考電壓分成兩個

   　　在DDR3系統中，對於記憶體系統工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與位址信號服務的VREFCA和為資料匯流排服務的VREFDQ，這將有效地提高系統資料匯流排的信噪等級。

 　　6.點對點連接（Point-to-Point，P2P）

   　　這是為了提高系統性能而進行的重要改動，也是DDR3與DDR2的一個關鍵區別。

在DDR3系統中，一個記憶體控制器只與一個記憶體通道打交道，而且這個記憶體通道只能有一個插槽，因此，記憶體控制器與DDR3記憶體模組之間是點對點（P2P）的關係（單物理Bank的模組），或者是點對雙點（Point-to-two-Point，P22P）的關係（雙物理Bank的模組），從而大大地減輕了位址/命令/控制與資料匯流排的負載。

而在記憶體模組方面，與DDR2的類別相類似，也有標準DIMM（臺式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（伺服器）之分，其中第二代FB-DIMM將採用規格更高的AMB2（高級記憶體緩衝器）。

DDR存貯器不向後相容SDRAM

DDR存貯器採用184線結構，DDR存貯器不向後相容SDRAM，要求專為DDR設計的主板與系統。

DDR-II存貯器將是現有DDR-I存貯器的換代產品，它們的工作時鐘預計將為400MHz或更高（包括現代在內的多家存貯器商表示不會推出DDR-II400的存貯器產品）。

從JEDEC組織者闡述的DDR-II標準來看，針對PC等市場的DDR-II存貯器將擁有400-、533、667MHz等不同的時鐘頻率。

高端的DDR-II存貯器將擁有800-、1000MHz兩種頻率。

DDR-II存貯器將採用200-、220-、240-針腳的FBGA封裝形式。

最初的DDR-II存貯器將採用0.13微米的生產工藝，存貯器顆粒的電壓為1.8V，容量密度為512MB。

DDR-II將採用和DDR-I存貯器一樣的指令，但是新技術將使DDR-II存貯器擁有4到8路脈衝的寬度。

DDR-II將融入CAS、OCD、ODT等新性能指標和中斷指令。

DDR-II標準還提供了4位、8位512MB存貯器1KB的定址設置，以及16位512MB存貯器2KB的定址設置。

DDR-II存貯器標準還包括了4位預取數（pre-fetchof4bits）性能，DDR-I技術的預取數位只有2位。

DDR3的市場導入時間預計為2006年下半，最高資料傳輸速度標準較達到1600Mbps。

不過，就具體的設計來看，DDR3與DDR2的基礎結構並沒有本質的不同。

從某種角度講，DDR3是為了解決DDR2發展所面臨的限制而催生的產物。

由於DDR2的資料傳輸頻率發展到800MHz時，其內核工作頻率已經達到200MHz，因此再向上提高較為困難，這就需要採用新的技術來保證速度的可持續發展性。

另一方面，也是由於速度提高的緣故，存貯器的位址/命令與控制匯流排需要有全新的拓樸結構，而且業界也要求存貯器要具有更低的能耗，所以，DDR3要滿足的需求就是：

更高的外部資料傳輸率

更先進的位址/命令與控制匯流排的拓樸結構

在保證性能的同時將能耗進一步降低

為了滿足上述要求，DDR3在DDR2的基礎上採用了以下新型設計：

8bit預取設計，DDR2為4bit預取，這樣DRAM內核的頻率只有介面頻率的1/8，DDR3-800的核心工作頻率只有100MHz

採用點對點的拓樸結構，減輕位址/命令與控制匯流排的負擔

採用100nm以下的生產工藝，將工作電壓從1.8V降至1.5V，增加非同步重置（Reset）與ZQ校準功能。

下面我們通過DDR3與DDR2的對比，來更好的瞭解這一未來的DDRSDRAM家族的最新成員。

DDR3與DDR2的不同之處

1、邏輯Bank數量

DDR2SDRAM中有4Bank和8Bank的設計，目的就是為了應對未來大容量晶片的需求。

而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。

2、封裝（Packages）

DDR3由於新增了一些功能，所以在引腳方面會有所增加，8bit晶片採用78球FBGA封裝，16bit晶片採用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規格。

並且DDR3必須是綠色封裝，不能含有任何有害物質。

3、突發長度（BL，BurstLength）

由於DDR3的預取為8bit，所以突發傳輸週期（BL，BurstLength）也固定為8，而對於DDR2和早期的DDR結構的系統，BL=4也是常用的，DDR3為此增加了一個4-bitBurstChop（突發突變）方式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的資料突發傳輸，屆時可通過A12位址線來控制這一突發方式。

而且需要指出的是，任何突發中斷操作都將在DDR3存貯器中予以禁止，且不予支持，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。

3、定址時序（Timing）

就像DDR2從DDR轉變而來後推遲週期數增加一樣，DDR3的CL週期也將比DDR2有所提高。

DDR2的CL範圍一般在2至5之間，而DDR3則在5至11之間，且附加推遲（AL）的設計也有所變化。

DDR2時AL的範圍是0至4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。

另外，DDR3還新增加了一個時序參數寫入推遲（CWD），這一參數將根據具體的工作頻率而定。

4、新增功能重置（Reset）

重置是DDR3新增的一項重要功能，並為此專門準備了一個引腳。

DRAM業界已經很早以前就要求增這一功能，如今終於在DDR3身上實現。

這一引腳將使DDR3的初始化處理變得簡單。

當Reset命令有效時，DDR3存貯器將停止所有的操作，並切換至最少量活動的狀態，以節約電力。

在Reset期間，DDR3存貯器將關閉內在的大部分功能，所以有資料接收與發送器都將關閉。

所有內部的程式裝置將重定，DLL（推遲鎖相環路）與時鐘電路將停止工作，而且不理睬資料匯流排上的任何動靜。

這樣一來，將使DDR3達到最節省電力的目的。

5、新增功能ZQ校準

ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。

這個引腳通過一個命令集，通過片上校準引擎（ODCE，On-DieCalibrationEngine）來自動校驗資料輸出驅動器導通電阻與ODT的終結電阻值。

當系統發出這一指令之後，將用相應的時鐘週期（在加電與初始化之後用512個時鐘週期，在退出自刷新操作後用256時鐘週期、在其他情況下用64個時鐘週期）對導通電阻和ODT電阻進行重新校準。

6、參考電壓分成兩個

對於存貯器系統工作非常重要的參考電壓信號VREF，在DDR3系統中將分為兩個信號。

一個是為命令與位址信號服務的VREFCA，另一個是為資料匯流排服務的VREFDQ，它將有效的提高系統資料匯流排的信噪等級。

7、根據溫度自動自刷新（SRT，Self-RefreshTemperature）

為了保證所保存的資料不丟失，DRAM必須定時進行刷新，DDR3也不例外。

不過，為了最大的節省電力，DDR3採用了一種新型的自動自刷新設計（ASR，AutomaticSelf-Refresh）。

當開始ASR之後，將通過一個內置於DRAM晶片的溫度感測器來控制刷新的頻率，因為刷新頻率高的話，消電就大，溫度也隨之升高。

而溫度感測器則在保證資料不丟失的情況下，儘量減少刷新頻率，降低工作溫度。

不過DDR3的ASR是可選設計，並不見得市場上的DDR3存貯器都支持這一功能，因此還有一個附加的功能就是自刷新溫度範圍（SRT，Self-RefreshTemperature）。

通過方式寄存器，可以選擇兩個溫度範圍，一個是普通的的溫度範圍（例如0℃至85℃），另一個是擴展溫度範圍，比如最高到95℃。

對於DRAM內部設置的這兩種溫度範圍，DRAM將以恒定的頻率和電流進行刷新操作。

8、局部自刷新（RASR，PartialArraySelf-Refresh）

這是DDR3的一個可選項，通過這一功能，DDR3存貯器晶片可以只刷新部分邏輯Bank，而不是全部刷新，從而最大限度的減少因自刷新產生的電力消耗。

這一點與移動型存貯器（MobileDRAM）的設計很相似。

9、點對點連接（P2P，Point-to-Point）

這是為了提高系統性能而進行了重要改動，也是與DDR2系統的一個關鍵區別。

在DDR3系統中，一個存貯器控制器將只與一個存貯器通道打交道，而且這個存貯器通道只能一個插槽。

因此存貯器控制器與DDR3存貯器模組之間是點對點（P2P，Point-to-Point）的關係（單物理Bank的模組），或者是點對雙點（P22P，Point-to-two-Point）的關係（雙物理Bank的模組），從而大大減輕了位址/命令/控制與資料匯流排的負載。

而在存貯器模組方面，與DDR2的類別相類似，也有標準DIMM（臺式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（伺服器）之分，其中第二代FB-DIMM將採用規格更高的AMB2（高級存貯器緩衝器）。

不過目前有關DDR3存貯器模組的標準制定工作剛開始，引腳設計還沒有最終確定。

除了以上9點之外，DDR3還在功耗管理，多用途寄存器方面有新的設計，但由於仍入於討論階段，且並不是太重要的功能，在此就不詳細介紹了。

下面我們來總結一下DDR3與DDR2之間的對比：

DDR2與DDR3規格對比，業界認為DDR3-800將被限定于高端應用市場，這有點像當今DDR2-400的待遇，預計DDR3在臺式機上將以1066MHz的速度起步

從整體的規格上看，DDR3在設計思路上與DDR2的差別並不大，提高傳輸速率的方法仍然是提高預取位數。

但是，就像DDR2和DDR的對比一樣，在相同的時鐘頻率下，DDR2與DDR3的資料帶寬是一樣的，只不過DDR3的速度提高潛力更大。

所以初期我們不用對DDR3抱以多大的期望，就像當初我們對待DDR2一樣。

當然，在能耗控制方面，DDR3顯然要出色得多，因此將可能率先受到移動設備的歡迎，就像最先歡迎DDR2存貯器的不是臺式機，而是伺服器一樣。

在CPU外頻提高最迅速的PC臺式機領域，DDR3未來也將經歷一個慢熱的過程。

在相同的系統外頻下，DDR，DDR2，DDR3的頻率分別增長2，4，8倍。

可以提供很高的資料帶寬。