EDA实践报告详解.docx
《EDA实践报告详解.docx》由会员分享，可在线阅读，更多相关《EDA实践报告详解.docx（14页珍藏版）》请在冰豆网上搜索。
EDA实践报告详解
东北石油大学
EDA技术实践课程设计
课程EDA技术实践课程设计
题目数字频率计设计
院系电气信息工程学院电气系
专业班级电气132
学生姓名姜越
学生学号130603140222
指导教师刘伟王金玉
2015年7月31日
EDA技术实践课程设计任务书
课程EDA技术实践课程设计
题目数字频率计设计
专业电气工程及其自动化姓名学号
主要内容：
频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。
其最基本的工作原理为：
当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。
用中小规模数字集成电路和半导体显示器件实现以下技术指标：
频率测量范围：
10～9999Hz
输入电压幅度：
300mV～3V
输入信号波形：
任意周期信号
显示位数：
4位
电源：
220V50Hz
主要参考资料：
[1]尹常永.《EDA技术与数字系统设计》[M].西安电子科技大学出版社，2004.8
[2]潘松、王国栋.《VHDL应用教程》[M].电子科技大学出版社，2000.
[3]阎石.《数字电子技术基础》第四版[M].高等教育出版社出版社，2006.
[4]刘爱荣.《EDA技术与CPLD/FPGA开发应用简明教程》[M].清华大学出版社，2007.
[5]甘历.《VHDL应用于开发实践》[M].科学出版社，2003.
完成期限2015.7.27——2015.7.31
指导教师
专业负责人
2015年7月27日
目 录
1介绍1
2技术性能指标2
3频率计的设计原理2
3.1频率计测量频率的设计原理2
3.2频率计测量周期的原理2
4频率计的模块设计3
4.1四位十进制计数器模块3
4.2控制模块设计7
4.3锁存器模块8
5频率计测量频率的电路图和仿真波形9
6总结11
参考文献12
1介绍
数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。
经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。
因此数字频率计在测量物理量方面应用广泛。
本设计用VHDL在CPLD器件上实现数字频率计测频系统，能够用十进制数码显示被测信号的频率，能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。
具有体积小、可靠性高、功耗低的特点。
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。
在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。
该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。
所谓频率，就是周期性信号在单位时间（1s）里变化的次数。
本频率计设计测量频率的基本原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。
根据数字频率计的基本原理，本文设计方案的基本思想是分为五个模块来实现其功能，即整个数字频率计系统分为分频模块、控制模块、计数模块、译码模块和量程自动切换模块等几个单元，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、显示电路等。
本频率计设计还可以测量周期性信号，其基本原理与测量频率的基本原理基本一样，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把被测信号一个周期内标准基准信号的脉冲计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来，显示管的读数就是被测信号以标准信号的周期为单位乘积的周期。
2技术性能指标
（1）测量方波周期性信号的频率；
（2）接用十进制数字显示测得的频率；
（3）测量范围：
10Hz～9999Hz切量程能自动切换；
（4）信号幅度范围为-1~+1V，要求一起自动适应；
（5）时间：
T≤1.5s；
（6）用CPLD/FPGA可编程逻辑器件实现。
3频率计的设计原理
3.1频率计测量频率的设计原理
频率计测量频率需要设计整形电路使被测周期性信号整形成脉冲，然后设计计数器对整形后的脉冲在单位时间内重复变化的次数进行计数，计数器计出的数字经锁存器锁存后送往译码驱动显示电路用数码管将数字显示出来，需要设计控制电路产生允许计数的门闸信号、计数器的清零信号和锁存器的锁存信号使电路正常工作。
3.2频率计测量周期的原理
频率计测量周期需要设计整形电路使被测周期性信号整形成脉冲，然后设计计数器对基准信号在被测信号一个周期内重复变化的次数进行计数，计数器计出的数字经锁存器锁存后送往译码驱动显示电路用数码管将数字显示出来，需要设计控制电路产生允许计数的使能信号、计数器的清零信号和锁存器的锁存信号使电路正常工作，再设计一个量程自动转换电路使测量范围更广。
数字频率计原理图如下：
图3.2数字频率计组成原理框图
4频率计的模块设计
4.1四位十进制计数器模块
（1）首先创建频率计的文档，接下来的步骤都将在此文件下进行，示意图如下：
图4.1.1新建仿真文档示意图
（2）4位十进制计数器模块包含4个级联十进制计数器，用来对施加到时钟脉冲输入端的待测信号产生的脉冲进行计数，十进制计数器具有集束使能、清零控制和进位扩展输出的功能。
使能信号和清零信号由闸门控制模块的控制信号发生器所产生来对4个级联十进制计数器周期性的计数进行控制。
然后新建一个文件如下
图4.1.2新建文件原理图
然后设计十进制计数器，代码如下：
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
entitycount10is
port（clr,clk,en:
instd_logic;
q:
bufferstd_logic_vector（3downto0）;
c10:
outstd_logic）;
end;
architectureoneofcount10is
begin
process（clk,clr）
begin
ifclr='1'thenq<="0000";
elsifclk'eventandclk='1'then
ifen='1'then
if（q<9）thenq<=q+1;
elseq<="0000";
endif;
endif;
endif;
endprocess;
process（q）
begin
ifq="1001"thenc10<='1';
elsec10<='0';
endif;
endprocess;
end;
将其打入上述文件中，结果如下：
图4.1.3十进制程序源代码图
编译后显示成功，证明没有出现错误。
（3）在源程序中c10是计数器进位输出；Q[3..0]是计数器的状态输出；CLK是始终输入端；clr是复位控制输入端，当clr=1时，Q[3..0]=0；EN是使能控制输入端，当EN=1时，计数器计数，当EN=0时，计数器保持状态不变。
编译成功后进行仿真，于是需要建立一个仿真波形的文件，示意图如下：
图4.1.4新建文件波形示意图
其仿真波形如下：
图4.1.5仿真波形图
在项目编译仿真成功后，将设计的十进制计数器电路设置成可调用的元件jishu10.sym，用于以下的顶层设计；
四位十进制计数器的顶层设计：
新建一个原理图编辑窗，从当前的工程目录中凋出4个十进制计数器元件jishu10.sym，并按如图所示的4位十进制计数器的顶层原理图完成电路连接。
完成4位十进制计数器的原理图编辑以后，即可进行仿真测试和波形分析，其仿真输出波形如图所示，当RST=0、EN=1是其计数值在0到9999之间循环变化，COUT为计数进位输出信号，作为后面的量程自动切换模块的输入脉冲。
因此仿真结果正确无误，可将以上设计的4位十进制计数器设置成可调用的元件jishu10_4.sym，以备高层设计中使用，其元件符号图如下图所示。
图4.1.6元件jishu10_4.sym
4.2控制模块设计
（1）闸门信号的设计
频率计电路工作时先要产生一个计数允许信号（即闸门信号），闸门信号的宽度为单位时间，如1s。
在闸门信号有效时间内，对被测信号计数，即为信号的频率。
该频率计电路的精度取决于闸门信号T。
本设计中选取的基准信号频率为1Hz，为了得到1s高电平的周期性闸门信号，本设计采用对频率为1kHz基准信号进行2分频，对分频出的信号进行取非变换，这样得到的门闸信号高电平为1秒，编译成功后生成元件图如下：
图4.2.1分频信号模块
将其电路图进行仿真，其仿真波形如下：
图4.2.2分频信号仿真波形图
对照其仿真波形，其输出门闸信号高电平为1s，符合设计，将其电路生成如下元件图，以便顶层调用。
（2）控制信号发生器模块
该模块主要根据输入高电平的1s闸门信号，产生计数允许信号EN，该信号的高电平的持续时间即计数允许时间，与输入的门闸控制时钟脉冲周期相同；产生清零信号RST，在计数使能前对计数器先清零；产生存储信号LOAD，在计数结束后，利用上升沿把最新的频率测量值保存在显示寄存器中。
4.3锁存器模块
寄存器是在计数结束后，利用触发器的上升沿把最新的频率测量值保存起来，这样在计数过程中可不必一直看着数码管显示器，显示器将最终的频率读数定期进行更新，其输出将作为动态扫描电路的输入。
4位寄存器的VHDL源程序如下
在源程序中LOAD是锁存信号，上升沿触发；din[3..0]是寄存器输入；dout[3..0]是寄存器输出。
编译仿真后生成元件图如下图，以便顶层模块的调用
图4.3.1寄存器
仿真波形图如下：
图4.3.2寄存器仿真波形图
5频率计测量频率的电路图和仿真波形
图5.1频率计测量频率的电路图
仿真波形如下：
图5.2频率计测量频率波形图
图5.3频率计测量频率波形图
仿真结果中可看出频率计设计满足要求。
6总结
本课程设计就数字频率计设计系统进行原理图设计，使用Quartus软件进行了仿真，验证了设计的合理性和可行性。
具体内容包括：
1、设计了数字频率计系统的主电路和控制电路，包括待测信号计数电路、测频控制信号发生电路，锁存与译码显示驱动电路；
2、根据设计任务指标计算了各部分系统参数，并进行了相应元件选取，锁存器，4位十进制计数器等；
3、利用Quartus软件进行了仿真，仿真结果表明：
设计的数字频率计能够实现要求；
参考文献
[1]尹常永.《EDA技术与数字系统设计》[M].西安电子科技大学出版社，2004.8
[2]潘松、王国栋.《VHDL应用教程》[M].电子科技大学出版社，2000.
[3]阎石.《数字电子技术基础》第四版[M].高等教育出版社出版社，2006.
[4]刘爱荣.《EDA技术与CPLD/FPGA开发应用简明教程》[M].清华大学出版社，2007.
[5]甘历.《VHDL应用于开发实践》[M].科学出版社，2003.
东北石油大学课程设计成绩评价表
课程名称
EDA技术实践课程设计
题目名称
数字频率计设计
学生姓名
学号
指导教
师姓名
职称
序号
评价项目
指标
满分
评分
1
工作量、工作态度和出勤率
按期圆满的完成了规定的任务，难易程度和工作量符合教学要求，工作努力，遵守纪律，出勤率高，工作作风严谨，善于与他人合作。
20
2
课程设计质量
课程设计选题合理，计算过程简练准确，分析问题思路清晰，结构严谨，文理通顺，撰写规范，图表完备正确。
45
3
创新
工作中有创新意识，对前人工作有一些改进或有一定应用价值。
5
4
答辩
能正确回答指导教师所提出的问题。
30
总分
评语：
指导教师：
年月日
升级会员 