数字逻辑++课程设计+多功能数字钟.docx

数字逻辑++课程设计+多功能数字钟.docx

《数字逻辑++课程设计+多功能数字钟.docx》由会员分享，可在线阅读，更多相关《数字逻辑++课程设计+多功能数字钟.docx（13页珍藏版）》请在冰豆网上搜索。

数字逻辑++课程设计+多功能数字钟

目录

第一章设计目的和要求1

1.1设计目的1

1.2设计要求1

第二章元器件清单2

第三章总体概要设计和各电路原理框图3

3.1总体概要设计3

3.2各电路原理框图4

3.2.1晶体振荡器电路4

3.2.2时间记数电路5

3.2.3译码驱动及显示单元电路6

3.2.4校时电路6

3.2.5整点报时电路7

第四章各功能模块仿真电路图7

4.1十进制电路7

4.2二十四进制电路8

4.3六十进制电路9

4.4双六十进制电路9

4.5校正电路10

4.6晶体振荡电路11

4.7分频器电路12

4.8整点报时电路13

第五章设计心得与体会14

第六章参考文献15

第一章设计目的和要求

1.1设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

1.2设计要求

1.时间为24小时一个周期

2.数字钟具有显示时、分、秒的功能；

3.有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

4.计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。

第二章元器件清单

1．共阴八段数码管6个

2．CD4511集成块6块

3．CD4060集成块1块

4．74HC390集成块3块

5．74HC51集成块1块

6．74HC00集成块4块

7．74HC30集成块1块

8．10MΩ电阻5个

9．500Ω电阻14个

10．30p电容2个

11．32.768k时钟晶体1个

12．蜂鸣器

第三章总体概要设计和各电路原理框图

3.1总体概要设计

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1Hz时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟，图2.1所示为数字钟的一般构成框图，大体分为三个模块：

图3.1数字钟组成框图

3.2各电路原理框图

3.2.1晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定，不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。

如图3.2.1所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。

输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

3.2.1CMOS晶体振荡器（仿真电路）

3.2.2时间记数电路

一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。

本次设计中选择74HC390。

由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。

CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。

秒十位计数单元为6进制计数器，需要进制转换。

将10进制计数器转换为6进制计数器的电路连接方法如图3.2.2所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。

图3.2.2十进制-六进制转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。

3.2.3译码驱动及显示单元电路

选择CD4511作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。

由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。

这里的LED数码管是采用共阴的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。

3.2.4校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。

当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图3.2.4所示。

3.2.4带有消抖电路的校时电路

3.2.5整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。

报时电路可选74HC30来构成。

74HC30为8输入与非门。

第四章各功能模块仿真电路图

数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

4.1十进制电路

由74HC390、7400、数码管与4511组成，电路如图4.2。

图4.1十进制电路

4.2二十四进制电路

由两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。

24进制计数功能的电路如图4.2所示。

图4.2二十四进制电路

4.3六十进制电路

由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图4.3。

4.3六十进制电路

4.4双六十进制电路

由2个六十进制连接而成，把分个位的输入信号与秒十位的QC相连，使其产生进位，电路图如图4.4。

图4.4双六十进制电路

4.5校正电路

由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图4.6。

4.5校时电路

4.6晶体振荡电路

由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图4.6。

图4.6晶体振荡电路

4.7分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。

例如，将32767Hz的振荡信号分频为1Hz的分频倍数为32767

（2），即实现该分频功能的计数器相当于15极2进制计数器。

本实验中采用CD4060来构成分频电路。

CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。

CD4060计数为最高为14级2进制计数器，可以将32767ＨZ的信号分频为2Hz，而经过74LS90可以将它分为1Hz的信号。

如图4.8所示，可以直接实现振荡和分频的功能。

图4.7CD4046和74LS90的分频电路图

4.8整点报时电路

由74HC30D和蜂鸣器组成，当时间在59:

50到59:

59时，蜂鸣报时，电路如图4.8。

4.8整点报时电路

第五章设计心得与体会

在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

在连接六进制、十进制、六十进制的进位及十二进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。

在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚，因此在实际的电路连接中往往容易遗漏。

又例如74HC390芯片，其本身就是一个十进制计数器，在仿真电路中必须连接反馈线才能正常显示，而在实际电路中无需再连接，因此仿真图和电路连接图还是有一定区别的。

在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。

此次的数字钟设计重在于仿真和接线，虽然能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉。

总的来说，通过这次的设计实验更进一步地增强了实验的动手能力。

第六章参考文献

[1]江国强蒋艳红.现代数字逻辑电路实验指导.北京：

电子工业出版社，2005年

[2]毛期俭蒋维玉罗一静梁燕.数字电路与逻辑设计实验及应用.北京：

人民邮电出版社出版发行，2005

[3]郁汉琪吴京秋陈巍.数字电路实验及课程设计指导书.北京：

中国电力出版社，2007年

[4]朱定华陈林吴建新.电子电路测试与实验.北京：

清华大学出版社，2004年