DDS信号发生器报告.docx
《DDS信号发生器报告.docx》由会员分享，可在线阅读，更多相关《DDS信号发生器报告.docx（28页珍藏版）》请在冰豆网上搜索。
DDS信号发生器报告
目录
第1节引言1
1.1信号发生器概述1
1.2本设计任务和主要内容2
第2节系统主要硬件电路设计3
2.1总体设计方案与比较3
2.2单片机控制系统原理4
2.3单片机主机系统电路4
2.3.1电源模块5
2.3.2按键模块7
2.3.3D/A转换模块10
2.4LCD液晶显示电路12
2.4.1ST7920LCD组成原理13
2.4.2ST7920的应用14
2.5DDS信号发生电路15
2.5.1DDS的性能特点16
2.5.2DDS的应用17
2.6模拟乘法器MC159519
第3节系统的软件设计22
3.1软件设计概况22
3.2主程序流程图22
3.2事务处理任务流程图23
3.3数据处理原理23
3.4系统主程序设计24
3.4.1LCD发送及接收部分24
3.4.2AD9850发送部分26
3.4.3D/A5615发送部分27
第4节结束语28
参考文献29
基于DDS技术的信号发生器
第1节引言
信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。
本设计分五个模块：
单片机控制及显示模块、数模（D/A）转换模块、波形产生模块、输出显示模块、电源模块。
使用AT89C51作为主控制台，结合DDS芯片ADC9850产生1HZ～10MHZ频率可调的三种信号波（正弦波、方波、三角波），步进为1HZ；配合使用DA5615采集电压通过模拟乘法器和AD811放大电压，在50负载条件下输出正弦波信号的电压峰-峰值Vopp在0～5V范围内可调，调节步进间隔可达到0.1V，通过ZLG7289控制按键进行设置。
系统采用液晶屏操作方式，显示清晰，简洁明了，且有一定的系统稳定性。
1.1信号发生器概述
信号发生器是电子实验室的基本设备之一，目前各类学校广泛使用的是标准产品。
按其信号波形分为四大类：
①正弦信号发生器。
主要用于测量电路和系统的频率特性、非线性失真、增益及灵敏度等。
按其不同性能和用途还可细分为低频（20赫至10兆赫）信号发生器、高频（100千赫至300兆赫）信号发生器、微波信号发生器、扫频和程控信号发生器、频率合成式信号发生器等。
②函数（波形）信号发生器。
能产生某些特定的周期性时间函数波形（正弦波、方波、三角波、锯齿波和脉冲波等）信号，频率范围可从几个微赫到几十兆赫。
除供通信、仪表和自动控制系统测试用外，还广泛用于其他非电测量领域。
③脉冲信号发生器。
能产生宽度、幅度和重复频率可调的矩形脉冲的发生器，可用以测试线性系统的瞬态响应，或用作模拟信号来测试雷达、多路通信和其他脉冲数字系统的性能。
④随机信号发生器。
通常又分为噪声信号发生器和伪随机信号发生器两类。
噪声信号发生器主要用途为：
在待测系统中引入一个随机信号，以模拟实际工作条件中的噪声而测定系统性能；外加一个已知噪声信号与系统内部噪声比较以测定噪声系数；用随机信号代替正弦或脉冲信号，以测定系统动态特性等。
当用噪声信号进行相关函数测量时，若平均测量时间不够长，会出现统计性误差，可用伪随机信号来解决。
并且信号发生器的各种波形曲线均可以用三角函数方程式来表示。
能够产生多种波形,如三角波、锯齿波、矩形波（含方波）。
本设计根据DDS直接数字式频率合成器（DirectDigitalSynthesizer）的特点将其应用于信号源中可以大大提高信号源的分辨率，与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。
1.2本设计任务和主要内容
本论文主要设计并制作一台信号发生器，使之能产生正弦波、方波和三角波信号。
其系统框图如图1-1所示。
图1-1信号发生器系统框图
主要内容如下：
（1）信号发生器能产生正弦波、方波和三角波三种周期性波形；
（2）LCD液晶显示
（3）输出信号频率在1Hz～1kHz范围内可调,输出信号频率稳定度优于10-3；
（4）输出信号波形无明显失真；
第2节系统主要硬件电路设计
2.1总体设计方案与比较
根据题意，信号发生器需要产生三种不同的波形（正弦波、方波、三角波），为了满足要求我们可以使用多种方案实现，但考虑到稳定性、精确性与实用性等方面，综合列出以下三种方案进行比较。
方案一：
采用51芯片AT89C51作为主控制台，通过行列式键盘直接接入51芯片并使用液晶显示器控制输入频率与幅度。
采用XR-2206信号发生器，可以产生三个频率完全相同的信号，为正弦波，方波和三角波。
其中方波信号被送至分频电路分频。
可以达到题目所要求的1HZ~1M的范围，但精确度会随着频率的增大而难以控制，失真度也会随之增大。
当改变幅度时，很难达到题目所要求的范围。
图2-1XR-2206原理图
图2.1XR-2206原理图
方案二：
使用传统的锁相频率合成的方法。
要求产生1KHz到10MHz的信号，用锁相环直接产生这么宽的范围很困难，所以先产生50.001M到60M的可调信号，然后把此信号与一个50M的本振混频，得到需要的频率。
此方法产生的频率稳定度高，但波形频谱做纯很困难，幅度也不恒定，实现也麻烦。
方案三：
采用通用的51单片机AT89C52作为主控制器，通过ZLG7289控制键盘扫描及液晶显示器显示控制输入频率与幅度并且接入DDSADC9850产生不同的波形。
ZLG7289本身就具有按键消抖功能，提供了按键的稳定性。
ADC9850能够产生高精度的频率输出（如图2-2），并且自身带有两种波形：
正弦波和方波，通过积分电路生成不同的频率的三角波信号，正弦波信号的电压峰－峰值由10位的D/A芯片TLC5615采样。
经过模拟乘法器和AD811放大电压获取。
TLC5615本身就为采样电压，进行数据处理便可以达到0～5V的输出（步进位0.1V）。
图2-2DDS原理框图
比较结论：
从题目要求来看，上述三种方案都可以满足题目合成频率范围的要求，但信号发生器产生的频率稳定度、精确度都不如DDS合成的频率；另一方面，DDS较XR2206信号发生器更容易精确控制，锁相频率合成技术很难将波形频谱显示无杂波。
所以我们选择DDS方案进行频率合成。
由于本设计理论分析与计算方面与电路、程序设计模块紧密联系，所以将其并在电路/程序设计中详细讲解。
2.2单片机控制系统原理
根据题目要求，本设计主要由主控制器模块、信号发生模块、液晶显示模块、按键模块和幅度调节模块构成。
如图2-3。
图2-3总体系统模块
2.3单片机主机系统电路
AT89C51单片机是51系列单片机的一个成员，是8051单片机的简化版。
内部自带2K字节可编程FLASH存储器的低电压、高性能COMS八位微处理器，与IntelMCS-51系列单片机的指令和输出管脚相兼容。
由于将多功能八位CPU和闪速存储器结合在单个芯片中，因此，AT89C2051构成的单片机系统是具有结构最简单、造价最低廉、效率最高的微控制系统，省去了外部的RAM、ROM和接口器件，减少了硬件开销，节省了成本，提高了系统的性价比。
图2-4单片机主机系统图
2.3.1电源模块
本设计共用到电源有三种：
即±15V+5V+3.3V～15V可调电压。
稳压电源由电源变压器、整流电路、滤波电路和稳压电路组成，如图2-5
图2-5电源方框及波形图
整流作用是将交流电压U2变换成脉动电压U3。
滤波电路一般由电容组成，其作用是脉动电压U3中的大部分纹波加以滤除，以得到较平滑的直流电压U4。
稳压电路：
由于得到的输出电压U4受负载、输入电压和温度的影响不稳定，为了得到更为稳定电压添加了稳压电路，从而得到稳定的电压U0。
如图2-6为+15V电压。
图2-6±15电源电路图
图2-7中提供的+5V的电源主要用于单片机（AT89C51）、LCD显示、键盘。
并且还配有3.3～15V之间的可调电压如图2-8
05
图2-7+5V电源原理图
图2-83.3~15V电源原理图
2.3.3D/A转换模块
本设计采用串行10位数/模转换器TLC5615采集信号电压。
TLC5615为美国德州仪器公司1999年推出的产品，是具有串行接口的数模转换器，其输出为电压型，最大输出电压是基准电压值的两倍。
带有上电复位功能，即把DAC寄存器复位至全零。
TLC5615性能价格比高，目前在国内市场很方便购买。
1.TLC5615的特点
（1）10位CMOS电压输出；
（2）5V单电源供电；
（3）与CPU三线串行接口；
（4）最大输出电压可达基准电压的二倍；
（5）输出电压具有和基准电压相同极性；
（6）建立时间125μs；
（7）内部上电复位；
（8）低功耗，最大仅1.75mW。
2.TLC5615引脚说明:
TLC5615有小型和塑料DIP封装，DIP封装的TLC5615芯片引脚排列如图2-12所示。
引脚功能说明如下:
——脚1DIN：
串行数据输入端；
——脚2SCLK：
串行时钟输入端；
——脚3CS：
芯片选用通端，低电平有效；
——脚4DOUT：
用于级联时的串行数据输出端；
——脚5AGND：
模拟地；
——脚6REFIN：
基准电压输入端；
图2-12TLC5615引脚排列图
3.TLC5615时序部分:
TLC5615的时序如图2-13所示。
图2-13TLC5615的时序图
由时序图可以看出，当片选CS为低电平时，输入数据DIN由时钟SCLK同步输入或输出，而且最高有效位在前，低有效位在后。
输入时SCLK的上升沿把串行输入数据DIN移入内部的16位移位寄存器，SCLK的下降沿输出串行数据DOUT，片选CS的上升沿把数据传送至DAC寄存器。
当片选CS为高电平时，串行输入数据DIN不能由时钟同步送入移位寄存器；输出数据DOUT保持最近的数值不变而不进入高阻状态。
由此要想串行输入数据和输出数据必须满足两个条件：
第一时钟SCLK的有效跳变；第二片选CS为低电平。
这里，为了使时钟的内部馈通最小，当片选CS为高电平时，输入时钟SCLK应当为低电平。
串行数模转换器TLC5615的使用有两种方式，即级联方式和非级联方式。
如不使用级联方式，DIN只需输入12位数据。
DIN输入的12位数据中，前10位为TLC5615输入的D/A转换数据，且输入时高位在前，低位在后，后两位必须写入数值为零的低于LSB的位，因为TLC5615的DAC输入锁存器为12位宽。
如果使用TL5615的级联功能，来自DOUT的数据需要输入16位时钟下降沿，因此完成一次数据输入需要16个时钟周期，输入的数据也应为16位。
输入的数据中，前4位为高虚拟位，中间10位为D/A转换数据，最后2位为低于LSB的位即零。
2.4LCD液晶显示电路
ST7920是台湾矽创电子公司生产的中文图形控制芯片，它是一种内置128X64－12汉字图形点阵的液晶显示控制模块，用于显示汉字及图形。
该芯片共内置8192个中文汉字（16×16点阵）、128个字符的ASCII字符库（8×16点阵）及64X256点阵显示RAM（GDRAM）。
本设计采用128X64汉字图形点阵液晶。
为了能够简单、有效地显示汉字和图形，该模块内部设计有2MB的中文字型CGROM和64X256点阵的GDRAM绘图区域；同时，该模块还提供有４组可编程控制的16X1616X16点阵造字空间；除此之外，为了适应多种微处理器和单片机接口的需要，该模块还提供了4４位并行、8位并行、2线串行以及3线串行等多种接口方式。
利用上述功能可方便地实现汉字、ASCII码、点阵图形、自造字体的同屏显示，所有这些功能（包括显示RAM、字符产生器以及液晶驱动电路和控制器）都包含在集成电路芯片里，因此，只要一个最基本的微处理系统就可以通过ST7920芯片来控制其它的芯片。
ST7920的主要技术参数和显示特性如下：
电源：
VDD（-2.7～＋5.5V）＋5V（内置升压电路，一般无需负压）；功耗：
正常模式：
450μA，睡眠模式：
3μA，低功耗模式：
30μA；显示内容：
128列×64行；显示颜色：
黄绿；显示角度：
6：
00钟直视；LCD类型：
STN；与MCU接口：
A位并行／3位串行；配置有LED背光显示功能；带有自动启动复位按钮（reset）
软件功能设置：
画面清除、光标显示／隐藏、光标归位、显示打开／关闭、显示字符闪烁、光标移位、显示移位、垂直画面旋转、反白显示、液晶睡眠／唤醒、关闭显示、自定义字符、睡眠模式等。
2.4.1ST7920LCD组成原理
ST7920LCD驱动器由32个普通驱动器（COMMON）及64个段驱动器SEGMENT组成，段驱动器的扩充可根据需要由ST7921的段驱动器来提供，一个ST7920可以显示一行8个字或两行4个字，或是配合ST7921来显示两行16个字。
ST7920有两种结构形式：
ST7920－0A和ST7920－0B，前者内置BIG－5码，用于显示繁体中文字型；而后者内置GB码，用于显示简体中文字型。
图2-14是ST7920的内部结构框图。
在对ST7920读或写时，会用到两个8位的寄存器，一个是数据寄存器DR，另一个是指令寄存器IR。
通过数据寄存器DR可以存取DDRAM、CGRAM、CGROM及IRAM的值。
待存取的目标RAM的地址可通过命令来选择，每次数据寄存器DR的操作应以上次选择的目标RAM为主体来进行读出或写入。
通过RS和RW的状态可以选择不同的读写模式，具体配置方法如表2-4所列。
图2-14ST7920内部结构
表2-4ST7920的寄存器读写状态
RS
RW
功能说明
低电平0
低电平0
MPU写指令到指令寄存器IR
低电平1
高电平1
读出忙标志及地址计数器的状态
高电平1
低电平0
MPU写指令到数据寄存器DR
高电平1
高电平1
MPU从数据寄存器DR读出指令
忙标志位BF为“1”时，表示内部操作正在进行，即处于忙状态而不接受新的指令，所以，每次接受新指令前，都要读取BF标志，只有当其为“0”时才可接受。
2.4.2ST7920的应用
ST7920有自己的指令集，包括基本指令和扩充指令两大类，其中基本指令有11条，扩充指令有7条。
下面以显示RAM（DDEAM为例来说明ST7920的应用方法。
）
1.文本显示RSM（DDRAM）
ST7920的文本显示RAM中提供了8个×4行的汉字空间，当对文本显示RAM进行写入时，可以分别显示CGROM、HCGROM与CGRAM的字型；ST7920A可以显示三种字型，分别是半宽的HC-GROM字型、CFRAM字型及中文CFROM字型。
三种字型的选择可通过在DDRAM中写入编码来进行设定，各种字型的详细编码如下：
显示半宽字型：
将一位字节写入DDRAM中，范围为02H~7FH的编码。
显示CGRAM字型：
这种字型可通过将两个字节的编码写入DDRAM中来实现，总共有0000H、0002H、0004H、0006H四种编码方式。
显示中文字形：
将两字节编码写入DDRAM，范围为A1A0H～F7FFHGB码 或A140H～D75FHDIG5码 的编码。
图2-15由ST7920和ST7921组成可显示2行16个汉字的结构原理图
2.绘图RAM（GDRAM）
绘图显示RAM提供128X8个字节的存储空间，在更改绘图RAM时，先连续写入水平与垂直的坐标值，再将两个字节的数据写入绘图RAM，地址计数器（AC）会自动加１；在写入绘图RAM期间，绘图显示必须关闭，写入绘图RAM的步骤如下：
①关闭绘图显示功能。
②将水平的位元组坐标（X）写入绘图RAM地址；③将垂直的坐标（Y）写入绘图RAM地址；④将D15～D8数据写入GDRAM中；⑤将D7～D0数据写入GDRAM中；⑥打开绘图显示功能。
由ST7920构成的液晶显示方案与同类型的图形点阵液晶显示模块相比，不论硬件电路结构或显示程序都要简洁得多，且该模块的价格也略低于相同点阵的图形液晶模块。
因此，ST7920将得到广泛的应用。
2.5DDS信号发生电路
DDS技术是一种把一系列数字量形式的信号通过DAC转换成模拟量形式的信号合成技术。
目前使用最广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC产生已经用数字形式存入的正弦波。
DDS的理论基础是Shannon抽样定理。
抽样定理内容是：
当抽样频率大于等于模拟信号频率的2倍时，可以由抽样得到的离散信号无失真地恢复原始信号。
在DDS中，这个过程被颠倒过来了。
DDS不是对一个模拟信号进行抽样，而是一个假定抽样过程已经发生且抽样的值已经量化完成，如何通过某种映射把已经量化的数值送到D/A及后级的LPF重建原始信号的问题。
正弦输出的DDS原理框中的系统时钟及参考频率源为高稳定度的晶体振荡器，其输出用于DDS中各器件同步工作。
DDS工作时，频率控制字FCW在每一个时钟周期内与相位累加器累加一次，得到的相位值（0~2π）在每一个时钟周期内以二进制码的形式去寻址正弦查询表ROM，将相位信息转变成相应的数字化正弦幅度值，ROM输出的数字化波形序列再经数模转换器（DAC）实现量化数字信号到模拟信号的转变，最后DAC输出的阶梯序列波通过低通滤波器（LPF）平滑滤波后得到一个纯净的正弦信号。
DDS的频率分辨率为：
（2-1）
DDS的输出频率为：
（2-2）
式中：
f0为DDS的输出频率；fr为参考时钟频率；N为相位累加器长度位数；K为频率控制字。
通常，相位累加器位数较大，例如N=32或48，故用DDS技术能得到较高的频率分辨率。
2.5.1DDS的性能特点
DDS在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。
1.极快的频率切换速度
DDS是一个开环系统，无任何反馈环节，频率转换时间主要由LPF附加的时延来决定。
如fc＝10MHz，转换时间即为100ns，若时钟频率升高，转换时间将缩短，但不可能少于数字门电路的延迟时间。
目前，DDS的调谐时间一般在ns级，比使用其它的频率合成方法都要短数个数量级。
2.极高的频率分辨率
由
（2-3）可知，只要增加相位累加器的位数N即可获得任意小的频率调谐步进。
大多数DDS的分辨率在Hz，mHz甚至μHz的数量级。
3.低相位噪声和低漂移
DDS系统中合成信号的频率稳定度直接由参考源的频率稳定度决定，合成信号的相位噪声与参考源的相位噪声相同。
而在大多数DDS系统应用中，一般由固定的晶振来产生基准频率，所以其相位噪声和漂移特性是极为优异的。
4.连续的相位变化
同样因DDS是一个开环系统，故当一个转换频率的指令加在DDS的数据输入端时，它会迅速合成所要求的频率信号，在输出信号上没有叠加任何电流脉冲，输出变化是一个平稳的过渡过程，而且相位是连续变化的，这个特点也是DDS独有的。
5.在极宽的频带范围内输出幅度平坦的信号
DDS的最低输出频率是所用的时钟频率的最小分辨率或相位累加器的分辨率。
奈奎斯特采样定理保证了在直到该时钟频率一半的所有频率下，DAC都可以再现信号，即DDS频率的上限fomax由合成器的最大时钟频率fc决定（fomax＝fc/2）。
6.易于集成、易于调整
DDS中几乎所有的部件都属于数字信号处理器件，除DAC和滤波器外，无需任何调整，从而降低了成本，简化了生产设备。
2.5.2DDS的应用
DDS问世之初，构成DDS元器件的速度的限制和数字化引起的噪声，这两个主要缺点阻碍了DDS的发展与实际应用。
近几年超高速数字电路的发展以及对DDS的深入研究，DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。
随着这种频率合成技术的发展，其已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。
1、实时模拟仿真的高精密信号
在DDS的波形存储器中存入正弦波形及方波、三角波、锯齿波等大量非正弦波形数据，然后通过手控或用计算机编程对这些数据进行控制，就可以任意改变输出信号的波形。
利用DDS具有的快速频率转换、连续相位变换、精确的细调步进的特点，将其与简单电路相结合就构成精确模拟仿真各种信号的的最佳方式和手段。
这是其它频率合成方法不能与之相比的。
例如它可以模拟各种各样的神经脉冲之类的波形，重现由数字存储示波器（DSO）捕获的波形。
2、实现各种复杂方式的信号调制
DDS也是一种理想的调制器，因为合成信号的三个参量：
频率、相位和幅度均可由数字信号精确控制，因此DDS可以通过预置相位累加器的初始值来精确地控制合成信号的相位，从而达到调制的目的。
现代通信技术中调制方式越来越多，BPSK，QPSK，MSK都需要对载波进行精确的相位控制。
而DDS的合成信号的相位精度由相位累加器的位数决定。
一个32位的相位累加器可产生43亿个离散的相位电平，而相位精度可控制在8×10－3度的范围内，因此，在转换频率时，只要通过预置相位累加器的初始值，即可精确地控制合成信号的相位，很容易实现各种数字调制方式。
3、实现频率精调，作为理想的频率源
DDS能有效地实现频率精调，它可以在许多锁相环（PLL）设计中代替多重环路。
在一个PLL中保持适当的分频比关系，可以将DDS的高频率分辨率及快速转换时间特性与锁相环路的输出频率高、寄生噪声和杂波低的特点有机地结合起来，从而实现更为理想的DDS＋PLL混合式频率合成技术。
如图是这种方案设计的方框图。
图2-16方框图
在频率粗调时用PLL来覆盖所需工作频段，选择适当的分频比可获得较高的相位噪声，而DDS被用来覆盖那些粗调增量，在其内实现频率精调。
这种方案以其优越的相位稳定性和极低的颤噪效应满足了各种系统对频率源苛刻的技术要求。
这也是目前开发应用DDS技术最广泛的一种方法。
采用这种方案组成的频率合成器已在很高的频率上得以实现。
当然，DDS的应用不仅限于这些，它还可用于核磁谐振频谱学及其成像、检测仪表等。
随着DDS集成电路器件速度的飞速发展，它已成为一种可用于满足系统频率要求的重要而灵活的设计手段。
本设计采用ADC9850——ADC9850（如图2-17）是用数字控制方法从一个参考频率源产生多种频率的技术，即直接数字频率合成（DDS）技术。
内含可编程DDS系统和高速比较器，能实现全数字编程控制的频率合成。
可编程DDS系统的核心是相位累加器，它由一个加法器和一个N位相位寄存器组成，N一般为24～32。
每来一个外部参考始终，相位寄存器便以步长M递加。
相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。
正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0°～360°范围的一个相位点。
查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC以输出模拟量。
图2-17ADC9850原理图
AD9850采用32位的相位累加器将信号截断成14位输入到正弦查询表，查询表的输出再被截断成10位后输入到DAC，DAC再输出两个互补的电流。
DAC满量程输出电流通过一个外接电阻RSET调节，调节关系为ISET=32（1.148V/RSET），RSET的典型值是3.9kΩ。
将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。
其系统功能如图2-18所示。
升级会员 